Interfaccia del Timer1 I/O AB I/O DB I/O CB Dec SELECT START IRQ SCO R Q S Q STATUS STARTDEV COMPLETE CLEAR IVN CPU IACK IN IACK OUT IRQ IOWR REG COUNTER DEC TC R Q S Q IM SETIMCLRIM LD OR Non strettamente neces- sario TIMER1 è non interrompibile

Interfaccia del Timer2 (parte 1) I/O AB I/O DB I/O CB Dec SELECT START IRQ SCO R Q S Q STATUS STARTDEV COMPLETE CLEAR IVN CPU IACK IN IACK OUT IRQ IOWR REG COUNTER DEC TC R Q S Q IM SETIMCLRIM LD OR

Interfaccia del Timer2 (parte 2) I/O AB I/O DB I/O CB Dec SELECT SCO CPU IACK OUT IORD REG IRQ

Il codice ; TIMER1:I/O=O, ind=30h, IVN=1 ; TIMER2:I/O=O, ind=31h, IVN=2 org 400h ;INIZIO PROGRAMMA timer1equ 30h;indirizzo timer1 timer2equ 31h;indirizzo timer2 synchequ aaaah; byte di sincronizzazione initT1 equ bbbbh; indirizzo valore inizializzazione timer1 initT2 equ CCCCh; indirizzo valore inizializzazione timer2 buffer equ DDDDh; indirizzo buffer importazione da timer2 code;inizio istruzioni jsr init;inizializzazione seti;abilita PD32 ad accettare interruzioni main:;.... progr. principale

Il codice init:movb #0, synch outb initT1, timer1 outb initT2, timer2 start timer1 start timer2 setim timer1;abilita periferica TIMER1 a generare interruzioni setim timer2;abilita periferica TIMER2 a generare interruzioni ret ;DRIVER T1 driver 1, 600h Il driver della periferica con IVN=1 inizia dall'ind. 600h movb #1, synch start timer1; rti;ritorno da interruzione ;FINE DRIVER TIMER1 ;DRIVER T2 driver 2, 700h ;Il driver della periferica con IVN=2 inizia dall'ind. 700h push r0 ; clrim timer2 ; maschera il flip-flop im di timer2 per evitare stack-overflow seti ; rende il processore interrompibile

Il codice movb synch, r0; cmpb #0, r0; jz import; movb #0, synch start timer2; setim timer2 pop r0; rti import:inl timer2,buffer jsr init pop r0; rti ;FINE DRIVER TIMER2 end

Interfaccia del DEVICE (timer) I/O AB I/O DB I/O CB Dec SELECT START IRQ SCO R Q S Q STATUS STARTDEV COMPLETE CLEAR IVN CPU IACK IN IACK OUT IRQ IOWR REG COUNTER DEC TC R Q S Q IM SETIMCLRIM LD OR

Interfaccia DEV_TEMP I/O DB I/O CB SELECT REG I/O RD CPU I/O WR RESET I/O AB Termometro

Interfaccia DMAC

Logica dellinterfaccia del DMAC per le interruzioni I/O AB I/O DB I/O CB Decoder SELECT START STARTD O.C. IRQ SCO DMAC R Q S Q STATUS STARTDEV COMPLETE CLEAR IVN CPU IACK IN IACK OUT IRQ

PD32 DB CB I/O DB I/O CB I/O AB MEMORIA SELECT I/O WR CAR INC WC I/O WR SCO DMAC DECR TC MBR F/F Q O.C. MBR MBG SCO VIDEO DATO SCRITTO NEXT DATO REG VIDEOREG MRD 32 bit STATUS F/F AB IRQ LD

CMPB R1,R2 Equivale ad eseguire R2-R1 senza aggiornare R2 CMPB R1,R2 R2-R1=0 (R1=R2) Z=1 N=V R2-R1>=0 (R2>=R1) Z=0 R1<=R2 R1>R2 N=V R2>=R1 N<>V R2<=R1 Z=1 R1=R2 Z=0 R1<>R2 N<>V R1<>R2 Z=0 Confronto fra registri Aritmetica segnata R1,R2 rappresentati in complemento a 2 Z=0 R1<R2

Inizializzazione timer ; subroutine di inizializzazione parametrica, richiede il caricamento in R0 del numero ;di millisecondi dellintervallo init:outb R0, DEVICE start DEVICE ret

Driver timer DRIVER 1,600h PUSH R0 INB DEVTEMP, R0 CMPB R0,#40 JN N_EQ_1 N_EQ_0:JNV NV_EQ JMP NV_DIF N_EQ_1:JV NV_EQ JMP NV_DIF NV_EQ: START DEVICE POP R0 RTI NV_DIF: CLRIM DEVICE OUT #512, WCOUNTER; inizializza il WCOUNTER OUT #BBBBh,CAREGISTER; passa il valore al CAR START DMAC;avvia trasferimento POP R0 RTI

Driver DMAC DRIVER 2,700h SETIM DEVICE START DEVICE CLEAR DMAC RTI