Dalla macchina alla rete: reti LLC

Dalla macchina alla rete Per realizzare una macchina sequenziale è necessario Codificare gli insiemi I,S,O con variabili di commutazione Realizzare le funzioni d ed w con reti combinatorie Ipotizzare il comportamento temporale delle variabili di ingresso/uscita Ogni circuito digitale risponde ai nuovi valori di ingresso producendo la nuova uscita in modo stabile solo un tempo di ritardo d durante il quale sono esauriti tutti i transitori Considereremo solo la realizzazione di reti di tipo LLC (Level Level Clocked)

Classificazione variabili di ingresso X0 X1 X0 a livello rispetto a X1 X1 a livello rispetto a X0 X0 impulsiva rispetto a X2 X2 a livello rispetto a X0 X0 a livello rispetto a X3 X3 impulsiva rispetto a X0 Si cerca di evitare il comportamento come quello presente tra X1 e X2 X2 X3

Dalla macchina alla rete x1,x2,..,xn variabili di ingresso a livelli 2n  |I| z1,x2,..,zm variabili di uscita a livelli 2m  |O| y1,y2,..,yk variabili di stato 2k  |S| Variabile impulsiva, ck, che ha lo scopo di far commutare lo stato ck=0 => (x1,x2,..,xn) = i0 (carattere “spazio”, i0I) ck=1 => (x1,x2,..,xn) = i  I

Reti LLC La rete sequenziale lavora con le seguenti ipotesi: Variabili d’ingresso di tipo a livello (ossia il valori in ingresso rimangono fissi per un periodo T sufficientemente lungo per far assumere all’uscita il nuovo valore di regime, ossia T>d) Variabili di uscita a livello Segnale di abilitazione “positive or negative edge trigger”, o a livello (in quest’ultimo caso la variabile di commutazione deve essere pari ad 1 per un periodo di tempo sufficiente per far commutare i flip-flop, ma inferiore al minimo tempo di commutazione dei circuiti combinatori che calcolano lo stato successivo, altrimenti si potrebbero avere più commutazioni)

Dal modello strutturale al circuito Z X X d w Y Y’ Y’ Y ck w ck Z Mealy Moore

Rete LLC per macchine di Mealy (flip-flop di tipo D) x1 x2 xn z1 z2 zm RETE COMBINATORIA w,d Ingressi Uscite Stato Presente S y1 y’1 Stato Successivo S’ FF1 y2 y’2 FF2 yk y’k FFk Registro di stato Clock

Esempio contatore UP-DOWN modulo 4 1 I={U,D} O={1,2,3,4} S={1,2,3,4} U D D D U D 3 2 ingresso stato U D uscita U 1 2 3 1 3 2 uscita = stato

Codifica simboli 0 1 00 01 10 11 x y2 y1 O z2 z1 I S 0 0 0 0 1 1 0 1 1 0 0 0 0 1 1 0 1 1 U 0 D 1 0 0 0 0 1 1 0 1 1 ingresso x stato U D uscita y2 y1 0 1 z2 z1 1 3 2 00 01 10 11 1 2 3 01 11 00 10

Sintesi funzioni d e w In questo semplice esempio, l’uscita è uguale allo stato w(y2y1)=z2z1 Mappe di Karnaugh y’1 y’2 x x x y2 y1 0 1 y2 y1 0 1 y2 y1 0 1 00 01 10 11 01 11 10 00 00 01 11 10 1 00 01 11 10 1 y’1= y1 y’2=y2 y1 x+y2y1x +y2y1x + y2y1x

Realizzazione mediante rete combinatoria Ingresso Uscita x RETE COMBINATORIA w z1 z2 y1 y’1 FF1 y2 y’2 FF2 Clock

Realizzazione mediante ROM Ingresso Uscita x Memoria ROM z1 z2 y2y1x y’2y’1z2z1 y1 y’1 000 0 1 0 0 001 1 1 0 0 010 1 0 0 1 011 0 0 0 1 100 1 1 1 0 101 0 1 1 0 110 0 0 1 1 111 1 0 1 1 FF1 y2 y’2 FF2 Clock Indirizzo Struttura parola nella ROM