Lezione 2_1 Overview della struttura dei computer: CPU e memoria primaria
Sommario zIl concetto di istruzione zIl concetto di esecuzione di una istruzione zPipelining zSistemi paralleli zMemoria principale zCodici di correzione degli errori zCache
Fetch - Decode - Execute zPrendi istruzione seguente e mettila nel registro delle istruzioni - fetch z(Cambia program counter) zDecodifica istruzione - decode zLeggi dato - read zEsegui istruzione - execute zScrivi risultato - write
Principi di progettazione zEsecuzione hardware (CISC-RISC) zSemplicità di decodifica zRarità di accesso alla memoria zOttimizzazione velocità di inizio
Organizzazione di una CPU zPipelining ystadi ymetodo di pipelining
Organizzazione di una CPU zCapacità di processo yLatenza yAmpiezza yOrdini di grandezza
Parallelismo zArchitetture superscalari zArray (e vector) Computer zMultiprocessori
Memoria Principale zRAM: random access memory zBit, Byte, Parola zCella/indirizzo
Memoria Principale zPackaging ySIMM yDIMM
Memoria Principale zCodici di correzione degli errori yParola.. M=n+r yDistanza di hamming yBit di parità yDiagrammi di Venn yCalcolo dei bit di controllo
Memoria Cache zSignificato della cache zTempi di accesso zPrincipio di località zCache line zPercentuale di successo e tempo medio di accesso
Memoria Cache zCriteri di progettazione: yDimensioni generali yDimensioni di cache line yOrganizzazione della cache xcache unificata xcache splittata yn° di cache