Elettronica Digitale Sistema binario Rappresentazione di numeri Algebra Booleana Assiomi A. Booleana Porte Logiche OR AND NOT Paragrafi del Millman Cap. 6 §§ 6.1- 6.4 M. De Vincenzi

Sistema Binario “1 – 0”, “VERO – FALSO”, “ALTO BASSO”, “SI – NO” Segnale Binario Dispositivo Binario Circuito Binario HA DUE STATI PERMESSI “1 – 0”, “VERO – FALSO”, “ALTO BASSO”, “SI – NO” M. De Vincenzi

Rappresentazione di Numeri Conversione Binaria Decimale Conversione Decimale Binaria M. De Vincenzi

Algebra Booleana (George Boole) L’algebra booleana e’ una logica simbolica a due valori che formalizza le regole della logica ed e’ alla base di tutti i sistemi digitali. Una variabile booleana ammette due valori in modo esclusivo Nel 1854 George Boole introdusse il formalismo che prese nome di Algebra Booleana. Premessa: Sia dato un insieme B e due operatori che agiscono sugli elementi dell’insieme: + (OR) e * (AND) che soddisfano i seguenti assiomi: M. De Vincenzi

Algebra Booleana The algebraic structures implicit in Boole's analysis were first explicitly presented by Huntington in 1904 and termed "Boolean algebras" by Sheffer in 1913. As Huntington recognized, there are various equivalent ways of characterizing Boolean algebras. One of the most convenient definitions is the following: A Boolean algebra is a structure (B,OR,AND, NOT, 0, 1), where B is a nonempty set, OR (+)e AND (.) are binary operations on B, NOT is a unary operation on B, and 0, 1 are distinct elements of B satisfying the following laws: for all x, y, z in B, associativity x + (y + z) = (x + y) + z x . (y . z) = (x . y) . z commutativity x + y = y + x x . y = y . x absorption x + (x . y) = x x . (x + y) = x distributivity x + (y . z) = (x + y) . (x + z) x . (y + z) = (x . y) + (x . z) complementation x + (–x) = 1 x . (–x) = 0. M. De Vincenzi

Leggi di De Morgan M. De Vincenzi

Porte Logiche OR e AND NOT Tavola della verità. => Tavola esaustiva di tutte le possibilita OR A B Y=A+B 1 AND A B Y=A . B 1 M. De Vincenzi

OR exsclusivo (XOR) A •XOR• B = Y A(2) B(3) Y(1) 1 M. De Vincenzi

Realizzazioni dell’XOR M. De Vincenzi

La porta NOT Proprieta’ elettroniche della porta Intervalli di tensione corrispondenti ai livelli logici 0 e 1 Regione di incertezza Velocita’ di commutazione Dissipazione di potenza Possibilita’ di carico in ingresso ed in uscita vo VOH VOL VIL vi VIH Zona di incertezza M. De Vincenzi

La porta NAND Con la porta NAND e possibile ottenere i circuiti fondamentali NOT AND OR NOT AND OR M. De Vincenzi

XOR con NAND M. De Vincenzi

Famiglie Logiche Low Power Shottkey Advanced Low Power Shottkey TTL CMOS ECL 74LS 74AS 74ALS 74C 74HC 10k 100k Alimentazione (V) 5 -5.2 -4.5 Max VoL 0.5 0.4 -1.7 Min VoH 2.7 4.2 -0.9 Max V1L 0.8 1.0 -1.4 Min V1H 2.0 3.5 -1.2 Dissipazione mW 2 20 1 ~0 24 40 Ritardo ns 10 1.5 4 30 0.75 M. De Vincenzi

Logica Combinatoriale e Sequenziale Log. Combinatoriale: l’uscita dipende unicamente dallo stato degli ingressi Log. Sequenziale: l’uscita dipende dallo stato degli ingressi e dalla stato del circuito M. De Vincenzi

Multivibratori Monostabili Astabili Bistabili (Filip-Flop) M. De Vincenzi

Logica Combinatoriale Logica ottenibile tramite le sola combinazioni dei segnali di ingresso. Le uscite delle porte nella logica combinatoriale dipendono solo dagli ingressi e non dal loro stato interno. Porte che hanno degli stati propri (hanno una “memoria”) sono costruite inviando una parte delle uscite in ingresso. Sommatori Binari: Half – adder, full adder. Encoder Decoder Multiplexer Demultiplexer M. De Vincenzi

Circuito Half-Adder Half Adder HA OR C0 C1 C2 A0 B0 A1 B1 Full Adder M. De Vincenzi

Circuiti logici sequenziali M. De Vincenzi

Il FILP-FLOP SR Qn S R Qn M. De Vincenzi

Il FILP-FLOP JK } Qn+1=1 } Qn+1=0 } Qn+1=Qn } Qn+1=Qn Jn Kn Qn Sn Rn Ck Q R Q K Jn Kn Qn Sn Rn Qn+1 1 Qn=1 Qn=0 } Qn+1=1 } Qn+1=0 } Qn+1=Qn } Qn+1=Qn

Il Flip-Flop JK e la “race around condition” L’uso del feedback nel FF SR risolve solo in linea di principio il problema dello stato S=R=1. Infatti per J=K=1, le uscite Q oscillano tra i 1 e 0 con una frequenza determinata dal tempo di attraversamento delle porte. M. De Vincenzi

Il FILP-FLOP MS M. De Vincenzi

Funzioni di Clear (Cr) e Preset (Pr) CLEAR: (Q=0 e ~Q=1)  Cr=0 AND Pr=1 AND Ck=0 PRESET : (Q=1 e ~Q=0)  Cr=1 AND Pr=0 AND Ck=0 (Ingressi asincroni o diretti) Durante il funzionamento con Clock Cr=1 AND Pr=1 Ck Cr Pr Q Enable 1 * Clear Preset M. De Vincenzi

I FILP-FLOP tipo D e tipo T S Tipo D Ck R J “1” Q Ck Tipo T Q K M. De Vincenzi

APPLICAZIONI DEI FILP-FLOP SHIFT REGISTER CONTATORI ASINCRONI CONTATORI SINCRONI Shift Register a 5 bit Q4 Q3 Q2 Q1 Q0 Ingresso seriale S S S S S Ck Ck Ck Ck Ck R R R R R Clock M. De Vincenzi

CONTATORI ASINCRONI (Millman Grabel Cap. 8 § 8-6 Q0 Q1 Q2 Q3 J J J J Ck Ck Ck Ck K K K K “1” M. De Vincenzi