Di Ilaria Bertoletti Progetto Asincrono Esame Reti Logiche 30/01/13.

Slides:



Advertisements
Presentazioni simili
Cosa sono? Come si risolvono?
Advertisements

L’autoalimentazione non serve più !.
Cassaforte asincrona SR
Cassaforte asincrona con retroazioni dei FF SR La Cassaforte asincrona è una rete che una volta ricevuti in ingresso le combinazioni , invia un.
© 2007 SEI-Società Editrice Internazionale, Apogeo Unità E1 Dallanalisi del problema alla definizione dellalgoritmo.
Hard disk.
Circuiti sequenziali Capitolo 5.
LO SPORT DELLE BOCCE A SCUOLA.
Algoritmi Paralleli e Distribuiti a.a. 2008/09 Lezione del 29/05/2009 Prof. ssa ROSSELLA PETRESCHI a cura del Dott. SAVERIO CAMINITI.
Algoritmi Paralleli e Distribuiti a.a. 2008/09
PSPICE – Circuiti sequenziali principali
Jidoka.
Alessandro Tanasi - 1 Snake Alessandro Tanasi Gioco dello Snake.
Cos’è una sequenza? Una sequenza è una successione finita di valori, dove ogni valore ha una durata prefissata e costante (T). I valori della sequenza.
IL GIOCO DELLA LOGICA.
Progetto RSA Analisi di un progetto di una rete per la direzione dei veicoli negli opportuni parcheggi in base alla loro lunghezza Cappa Francesca
Progetto RSS Creazione di una rete per gestire lo spegnimento di macchine in caso di blackout.
Un magazzino della frutta dispone di una pompa di calore per il mantenimento del clima entro un intervallo di temperatura. Una condizione termica critica.
Progetto Rete Sequenziale Sincrona
Rete Sincrona Una rete sequenziale sincrona, è dotata di un ingresso E, di un segnale di Clock e uno di reset. Ad ogni fronte del Clock, deve essere campionato.
Progetto Rete Sequenziale Asincrona
TIRO AL BERSAGLIO Di Ilaria Bertoletti Progetto Sincrono esame Reti logiche 30/01/13.
TIRO AL BERSAGLIO Di Ilaria Bertoletti Progetto Sincrono esame Reti logiche 30/01/13.
Una rete sequenziale asincrona è dotata di due
PROGETTO 1 Un lettore di musica digitale è dotato di un sistema per la regolazione del volume composto da tre pulsanti + e – e [] e progettato in modo.
Una macchina sequenziale asincrona ha due ingressi x1, x2 e un'uscita z. Gli ingressi non cambiano mai di valore contemporaneamente. L'uscita assume il.
Diagramma degli stati che descrive il comportamento della rete.
FlipFlop D Asincrono Il FlipFlop D è una rete sequenziale asincrona che si comporta da memoria. E' caratterizzato, nella versione più semplice, da 2 ingressi.
Cassaforte Asincrona di Mealy
FlipFlop D Asincrono Il FlipFlop D è una rete sequenziale asincrona che si comporta da memoria. E' caratterizzato, nella versione più semplice, da 2 ingressi.
Lezione Tecnica Obbligatoria Ripresa del gioco a seguito di Condotte Violente Saronno 13/01/2014.
EQUAZIONI DI SECONDO GRADO
Collisioni a vela aperta In apertura Durante il circuito finale In collaborazione con: safeflightschool.com Testo di: Brian Vacher Traduzione: Antonio.
RAPPRESENTAZIONE DELL'INFORMAZIONE
Federico Batini Item analisi Federico Batini
PREFAZIONE Per poter eseguire il progetto Schematico occorre installare la libreria libreria.cat e i relativi file Sch e Sym presenti nella cartella librerie,
Lascensore di un edificio a 2 piani utilizza 2 sensori S0, S1 per determinare la posizione della cabina passeggeri. Il segnale generato da ciascun sensore.
Progetto VHDL: Esempio 1 Reti Asincrone
Progetto Asincrono Schematico.
Prof. Cerulli – Dott.ssa Gentili
Sistema di regolazione del volume Il progetto consiste nella sintesi e nella realizzazione attraverso Xilinx di un sistema per la regolazione del volume,
RETE ASINCRONA Una rete sequenziale asincrona prende in ingresso due segnali X2 e X1 emessi da un telecomando e, in base alle combinazioni successive di.
Corso di Controlli Automatici LA
Esame Orale Di Reti Logiche
Diagramma degli stati primitivo (Mealy)
Rete sequenziale asincrona.
Riassunto Rete Vi sono dunque due ingressi (X1,X2) e ununica uscita; X1 e X2 non cambiano mai contemporaneamente Luscita va a 1 se viene rispettata la.
Diagramma degli stati Tabella degli stati Stati compatibili Le classi di compatibilità che soddisfano copertura e chiusura sono: [A, C] - α [B, G] -
Una rete sequenziale asincrona è dotata di due ingressi X1, X2 e di un’uscita Z. I segnali X2 e X1 non cambiano mai di valore contemporaneamente. Il segnale.
Una rete sequenziale asincrona è dotata di due ingressi X1, X2 e di un’uscita Z. I segnali X2 e X1 non cambiano mai di valore contemporaneamente. Il segnale.
Cassaforte asincrona II assegnamento. Descrizione Il progetto Cassaforte II assegnamento consiste in una codifica diversa delle variabili di stato. Codifica.
Introduzione Il progetto Cassaforte II assegnamento consiste in una diversa codifica delle variabili di stato. Ci si chiede se questo possa influenzare.
Testo dell’esercizio L’ascensore di un edificio a 2 piani utilizza 2 sensori S0, S1 per determinare la posizione della cabina passeggeri. Il segnale generato.
L’azienda di packaging ‘’Choco-Pack’’ dispone di un macchinario per l'impacchettamento di cioccolatini in scatole da 8 pezzi. Per variare l'offerta sul.
Una rete sequenziale asincrona ha due ingressi C,X e un’uscita Z. I segnali C,X non cambiano mai di valore contemporaneamente. Il segnale C è periodico;
Funzionamento della centralina di EASY-CHARGE
Tecnica SCAP.
Traformazioni fra Bistabili e Registri
Teoria dei sistemi Autore: LUCA ORRU'.
Algoritmi e Strutture Dati
Un magazzino della frutta dispone di una pompa di calore per il mantenimento del clima entro un intervallo di temperatura. Una condizione termica critica.
BRAIN TRAINING con IPLOZERO
COMPONENTE Il componente 7474 è formato da due Flip Flop D. Pertanto presenta come ingressi: 1PRN/1CLRN e 2PRN/2CLRN, ossia PRESET/CLEAR asincroni.
Una ditta specializzata in confezionamenti di ananas costruisce una rete logica per ottimizzare la propria produzione. La rete è formata da un nastro trasportatore,
In una macchina automatica vengono utilizzati due segnali binari X1, X2 per verificare la corretta esecuzione di una certa attività su ciascun prodotto.
L’azienda di packaging ‘’Choco-Pack’’ dispone di un macchinario per l'impacchettamento di cioccolatini in scatole da 8 pezzi. Per variare l'offerta sul.
DISEQUAZIONI DI II GRADO. Lo studio del segno di un trinomio Considerando che il coefficiente a sia sempre positivo cioè a>0 per risolvere le disequazioni.
ELETTROTECNICA E AUTOMAZIONE – Ottobre 2011
Laboratorio di Architettura Degli Elaboratori1 Macchine a stati finiti – un automa di Mealy generale con 1 bit d’ingresso, 1 di uscita e 2 di stato.
Lezione n. Parole chiave: Corso di Laurea: Insegnamento: Docente: A.A Salvatore Cuomo La ricorsione 15 Approccio ricorsivo, esercizi sulla.
Transcript della presentazione:

Di Ilaria Bertoletti Progetto Asincrono Esame Reti Logiche 30/01/13

Una ditta specializzata in confezionamenti di ananas costruisce una rete logica per ottimizzare la propria produzione. La rete è formata da un nastro trasportatore, dove scorrono i prodotti che devono essere sottoposti ad un controllo, e due sensori in alto posti ad una distanza tale da individuare i prodotti che rispettano lo standard. Se lesito del controllo è positivo allora il prodotto è idoneo alla vendita e viene incanalato in ceste apposite altrimenti viene scartato e destinato allinscatolamento del prodotto sciroppato. Lincanalamento è effettuato da un braccio motorizzato che ostacola il passaggio nella zona sbagliata: se il braccio è alzato (C=0) significa che il prodotto ha passato il controllo di qualità altrimenti il braccio è abbassato(C=1). La rete poi provvede ad ottimizzare anche i tempi di controllo per aumentare la produzione, infatti il nastro trasportatore è dotato di tre velocità: fermo(N=00), normale (N=01) ed extra-speed (N=11).

La velocità normale del nastro è attiva quando si stanno controllando i prodotti e quando si resetta la rete, mentre quella extra-speed entra in gioco quando non ci sono prodotti in fase di analisi per far sopraggiungere ai sensori più rapidamente gli ananas da controllare. Le velocità vengono attivate automaticamente dalla rete e quella extra- speed viene disattivata non appena si presenta un prodotto da controllare. Inoltre è prevista la possibilità di fermare il nastro in caso di emergenza o al sopraggiungere di un prodotto che non è un ananas e in qualsiasi momento tramite un pulsante azionato da un addetto. Tale pulsante è fatto in modo che rimane premuto e solo dopo il suo rilascio(unaltra pressione del pulsante) il nastro riprende la sua velocità e se si stava facendo un controllo su un prodotto corretto è necessario rimettere il prodotto in coda per verificarlo di nuovo o laddetto scarta direttamente il prodotto. Si pone la regola che laddetto faccia ripartire il nastro mentre non ci sono prodotti sotto i sensori per un corretto funzionamento della rete e una valutazione corretta del prodotto stesso.

Si riporta integralmente il codice VHDL utilizzato per realizzare la rete volta a risolvere il problema proposto.

Si ricorda che N(1) identifica il bit meno significativo e N(2) quello più significativo. Inoltre C identifica il braccio meccanico utile ad incanalare i prodotti nel modo corretto in base allanalisi fatta. Per la realizzazione del codice VHDL si sono utilizzate le funzioni sintetizzate senza la risoluzione delle corse critiche

La rete realizzata in codice VHDL risponde perfettamente a tutti gli stimoli forniti dal test bench. La simulazione behavioral funziona correttamente e ottengo i risultati sperati. Infatti il reset=1 mi permette di settare la rete in uno stato iniziale in cui C=1 (ovvero suppongo che il prodotto non sia conforme) scelto in modo arbitrario e la velocità del nastro è 01 ovvero il nastro procede a velocità normale. Successivamente i test vanno a controllare il comportamento della rete durante il controllo di un prodotto conforme allo standard. Si ha la configurazione dei sensori A=1 e B=1 e ciò comporta C=0 correttamente, mentre il nastro continua a procedere a velocità normale. Appena A=0 e B=0 la velocità del nastro passa a speed.

Dopo di che si è voluto testare il funzionamento del pulsante stop, in grado di fermare il nastro su cui vengono trasportati gli ananas. Esso agisce sulla velocità del nastro solo se è premuto e se viene mantenuto il suo stato di pressione così come richiesto. Inoltre si è rispettata la condizione richiesta che dopo il rilascio dello stop il sistema deve trovarsi nella condizione A=0 e B=0, ovvero non devono esserci prodotti in fase di analisi per il corretto funzionamento della rete. Il nastro procede dunque a velocità speed perché non ci sono prodotti. Il test successivo denota come non appena sopraggiunge un prodotto al primo sensore la velocità del nastro passa da 11 a 01, ovvero rallenta riprendendo la velocità normale. Altro risultato efficiente ottenuto dalla rete lo notiamo nel caso in cui il prodotto non è conforme allo standard. Le uscite funzionano correttamente ovvero C=1 e il nastro nonostante vi sia un momento in cui A=0 e B=0 prima che B=1 non passa alla velocità speed ma continua normalmente perché giustamente sta analizzando un prodotto non conforme.

Con la simulazione Post-Route si nota che la rete ha dei ritardi ma ciò non danneggia il funzionamento complessivo della rete. Inoltre sono presenti anche degli impulsi spuri di 1 o 2 ns dove alcuni non compromettono le uscite mentre altri le alterano per pochi nano secondi. In questa simulazione rispetto alle precedenti si è messo in evidenza anche il comportamento delle variabili interne y1,y2,y3.

Si riporta il codice integrale dei test per verificare la correttezza della rete

Il seguente codice è identico sia per la versione VHDL che per la versione con Schematico per controllare che entrambe le reti rispondano allo stesso modo agli stimoli