Progetto Rete Sequenziale Asincrona

Slides:



Advertisements
Presentazioni simili
Dall’informazione al linguaggio macchina
Advertisements

MULTIVIBRATORI BISTABILI
Fenomeni transitori: alee
Linearizzazione di un sensore
Espressioni generali e MULTIPLEXER.
Simulazione del calcolo di due numeri binari
Cassaforte asincrona SR
Cassaforte asincrona con retroazioni dei FF SR La Cassaforte asincrona è una rete che una volta ricevuti in ingresso le combinazioni , invia un.
Circuiti Aritmetico-Logici
Circuiti Sequenziali Asincroni
Circuiti sequenziali sincroni
Introduzione ai circuiti sequenziali
Circuiti di memorizzazione elementari: i Flip Flop
Analisi e sintesi di circuiti combinatori
Sintesi dei circuiti sequenziali
27+ 12= Risultato troppo grande = = 39 = -25 errore di overflow in binario =
ARCHITETTURA DEI SISTEMI ELETTRONICI
A.S.E.18.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 18 Reti sequenzialiReti sequenziali Tecniche di descrizioneTecniche di descrizione –Tabella.
ARCHITETTURA DEI SISTEMI ELETTRONICI
ARCHITETTURA DEI SISTEMI ELETTRONICI
A.S.E.29.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 29 Riconoscitore di sequenza 1Riconoscitore di sequenza 1 Sintesi del Flip-Flop D latchSintesi.
ARCHITETTURA DEI SISTEMI ELETTRONICI
Flip-flop e Registri.
Macchine sequenziali.
La conversione analogico-digitale, campionamento e quantizzazione
Semantica per formule di un linguaggio proposizionale p.9 della dispensa.
Esempi di Automi a stati Finiti
Cos’è una sequenza? Una sequenza è una successione finita di valori, dove ogni valore ha una durata prefissata e costante (T). I valori della sequenza.
Progetto RSA Analisi di un progetto di una rete per la direzione dei veicoli negli opportuni parcheggi in base alla loro lunghezza Cappa Francesca
Progetto RSS Creazione di una rete per gestire lo spegnimento di macchine in caso di blackout.
Un magazzino della frutta dispone di una pompa di calore per il mantenimento del clima entro un intervallo di temperatura. Una condizione termica critica.
Progetto Rete Sequenziale Sincrona
Rete Asincrona Una rete sequenziale asincrona è dotata di due ingressi E, X e di una uscita Z. L'uscita Z deve diventare 1 solamente quando durante l'ultima.
Di Ilaria Bertoletti Progetto Asincrono Esame Reti Logiche 30/01/13.
TIRO AL BERSAGLIO Di Ilaria Bertoletti Progetto Sincrono esame Reti logiche 30/01/13.
Introduzione.
TIRO AL BERSAGLIO Di Ilaria Bertoletti Progetto Sincrono esame Reti logiche 30/01/13.
Una rete sequenziale asincrona è dotata di due
PROGETTO 1 Un lettore di musica digitale è dotato di un sistema per la regolazione del volume composto da tre pulsanti + e – e [] e progettato in modo.
Una macchina sequenziale asincrona ha due ingressi x1, x2 e un'uscita z. Gli ingressi non cambiano mai di valore contemporaneamente. L'uscita assume il.
Diagramma degli stati che descrive il comportamento della rete.
FlipFlop D Asincrono Il FlipFlop D è una rete sequenziale asincrona che si comporta da memoria. E' caratterizzato, nella versione più semplice, da 2 ingressi.
Cassaforte Asincrona di Mealy
FlipFlop D Asincrono Il FlipFlop D è una rete sequenziale asincrona che si comporta da memoria. E' caratterizzato, nella versione più semplice, da 2 ingressi.
ARITMETICA BINARIA.
Lascensore di un edificio a 2 piani utilizza 2 sensori S0, S1 per determinare la posizione della cabina passeggeri. Il segnale generato da ciascun sensore.
Progetto VHDL: Esempio 1 Reti Asincrone
Progetto Asincrono Schematico.
Sistema di regolazione del volume Il progetto consiste nella sintesi e nella realizzazione attraverso Xilinx di un sistema per la regolazione del volume,
RETE ASINCRONA Una rete sequenziale asincrona prende in ingresso due segnali X2 e X1 emessi da un telecomando e, in base alle combinazioni successive di.
Diagramma degli stati primitivo (Mealy)
Rete sequenziale asincrona.
Riassunto Rete Vi sono dunque due ingressi (X1,X2) e ununica uscita; X1 e X2 non cambiano mai contemporaneamente Luscita va a 1 se viene rispettata la.
Diagramma degli stati Tabella degli stati Stati compatibili Le classi di compatibilità che soddisfano copertura e chiusura sono: [A, C] - α [B, G] -
Specifiche di Sistema.
In una macchina automatica vengono utilizzati due segnali binari X1,
AND AND negazione Corrisponde alla dell’operazione AND
Una rete sequenziale asincrona è dotata di due ingressi X1, X2 e di un’uscita Z. I segnali X2 e X1 non cambiano mai di valore contemporaneamente. Il segnale.
Una rete sequenziale asincrona è dotata di due ingressi X1, X2 e di un’uscita Z. I segnali X2 e X1 non cambiano mai di valore contemporaneamente. Il segnale.
Cassaforte asincrona II assegnamento. Descrizione Il progetto Cassaforte II assegnamento consiste in una codifica diversa delle variabili di stato. Codifica.
Introduzione Il progetto Cassaforte II assegnamento consiste in una diversa codifica delle variabili di stato. Ci si chiede se questo possa influenzare.
Testo dell’esercizio L’ascensore di un edificio a 2 piani utilizza 2 sensori S0, S1 per determinare la posizione della cabina passeggeri. Il segnale generato.
Una rete sequenziale asincrona ha due ingressi C,X e un’uscita Z. I segnali C,X non cambiano mai di valore contemporaneamente. Il segnale C è periodico;
Teoria dei sistemi Autore: LUCA ORRU'.
Risoluzione di Problemi con gli algoritmi Ricorsivi
Un magazzino della frutta dispone di una pompa di calore per il mantenimento del clima entro un intervallo di temperatura. Una condizione termica critica.
TEORIA DEGLI AUTOMI Una macchina sequenziale a stati finiti o AUTOMA a stati finiti è un sistema sequenziale che ha un insieme finito di stati interni,
In una macchina automatica vengono utilizzati due segnali binari X1, X2 per verificare la corretta esecuzione di una certa attività su ciascun prodotto.
Rappresentazione come schematico della seguente rete sequenziale asincrona: Una rete sequenziale asincrona, dotata di due ingressi X0, X1 e di un’uscita.
Progetto Rete Sequenziale Asincrona
Transcript della presentazione:

Progetto Rete Sequenziale Asincrona Torsello Marco Donato 0000587966

Testo Si vuole realizzare una rete sequenziale asincrona che controlli il traffico all'interno di un tunnel stradale molto stretto. In particolare, il (suddetto) tunnel è percorribile in un solo verso e da un solo automezzo per volta. Si vuole conoscere il verso in cui il mezzo transita e perciò sono posizionati due sensori, sia all'ingresso, sia all'uscita della galleria. Questi sensori sono ad una distanza maggiore del mezzo più lungo che può attraversare il tunnel. Si realizzi quindi una rete asincrona che permetta di conoscere se il tunnel è libero oppure occupato ed in che verso è percorso dal mezzo. Gli ingressi della rete sono composti da due sensori (S1 e S2) i quali si attivano nel momento in cui vengono attraversati. Le uscite sono V1, V2 e L. In particolare: - V1 sarà attivo se il tunnel è percorso passando prima dalla posizione del sensore 1; - V2 viene attivato nel caso duale; - L è attivo se il tunnel è libero. Verso 1 Sensore1 Sensore2 Verso 2 Torsello Marco Donato 0000587966

Diagramma degli stati 00 A,001 10 00 01 00 G,010 F,100 10 01 10 01 C,010 B,100 D,100 00 00 00 00 01 10 Torsello Marco Donato 0000587966

Tabella degli stati Ingressi(S1,S2) Uscite 0,0 0,1 1,1 1,0 V1 V2 L - B 1 D E F G Torsello Marco Donato 0000587966

Tabella Triangolare B C D - E F DA G EA A Classi di compatibilità così ottenute: α=[A] ,β=[BD],γ=[CE],δ=[F],ε=[G] Torsello Marco Donato 0000587966

Assegnazione 00 01 11 10 γ α - 100 β δ 001 ε 010 00 01 11 10 000 011 - 100 001 010 110 Decido di assegnare ad α lo stato 011 per evitare possibili corse Devo risolvere le due corse(in rosso) Torsello Marco Donato 0000587966

Risoluzione Corse 00 01 11 10 000 100 - 001 011 010 110 111 101 Torsello Marco Donato 0000587966

Sintesi uscite 00 01 11 10 000 100 - 001 011 010 110 111 101 L=!y2y1y0 V1=!y2!y1 V2=y1!yo Torsello Marco Donato 0000587966

Sintesi Variabili di stato Y2=0 Y2=1 00 01 11 10 100 000 - 101 001 111 011 010 110 Y2=!S2!Y1!Y0+Y2!Y1+Y2!Y0+S1!Y0 Y1=!S1Y1+Y1!Y0+Y2Y0 Y0=Y0!S2+Y2!S1 Torsello Marco Donato 0000587966

Realizzazione VHDL Torsello Marco Donato 0000587966

Realizzazione a Schematico Torsello Marco Donato 0000587966

Test Torsello Marco Donato 0000587966

Simulazione Behavioral VHDL Un mezzo attraversa il tunnel da sinistra a destra Un mezzo attraversa il tunnel da destra a sinistra Torsello Marco Donato 0000587966

Simulazione Post-Route VHDL Ritardi per raggiungere lo stato voluto causati dalle transizioni multiple Torsello Marco Donato 0000587966

Simulazione Behavioral Schematico Un mezzo attraversa il tunnel da sinistra a destra Un mezzo attraversa il tunnel da destra a sinistra Torsello Marco Donato 0000587966

Simulazione Post-Route Schematico Ritardi per raggiungere lo stato voluto causati dalle transizioni multiple Torsello Marco Donato 0000587966