University of Bologna ARCES-LYRAS Lab Alcuni Accorgimenti per lo Sviluppo in VHDL Elettronica dei Sistemi Digitali L-A Aldo Romani.

Slides:



Advertisements
Presentazioni simili
I fogli xsl assumono nomi in base a valori letti in tabella (tecnica Delli Priscoli)
Advertisements

Cassaforte asincrona SR
STATISTICA DESCRITTIVA
Modalità di ricerca semantica nelle Biblioteche digitali Maria Teresa Biagetti DIPARTIMENTO DI SCIENZE DOCUMENTARIE LINGUISTICO-FILOLOGICHE E GEOGRAFICHE.
Metodo AFRSS - Area Frame Randomised Soil Sampling
Sequential Statements. – Il VHDL simula lo svolgersi in parallelo di varie operazioni – Loggetto fondamentale e il PROCESS – Un PROCESS contiene una serie.
Segnali ed esecuzione concorrente. Introduzione I segnali simulano i collegamenti fisici tra blocchi Servono a sincronizzare o scambiare dati tra processi.
Corso di Elettronica per Sensori e Trasduttori.
5-1 Point to Point Data Link Control Crediti Parte delle slide seguenti sono adattate dalla versione originale di J.F Kurose and K.W. Ross (©
OWASP-Day e progetti OWASP-Italy
Metodi Quantitativi per Economia, Finanza e Management Lezione n°7.
1 Lezione 14. Testing [S95, Cap ] [GMJ91, Sez. 6.3] u Generalità u Testing statistico, Defect testing, Regression testing u Top down-, bottom up-,
EJB Getting started Database: MySql Application Server: Pramati Server Ambiente di sviluppo: Pramati Studio 3 Applicazione esempio: Logon Trento, 30/10/2002.
Elettronica dei Sistemi Wireless LM Ingegneria Elettronica a.a. 2011/2012.
Malattie metaboliche innate
Tecnologie integrate innovative per sistemi lab-on-chip di nuova generazione per la rivelazione simultanea ultrasensibile di biomarcatori Novel integrated.
ESTREMO ERC (Europen Research Council) Starting Grant Research proposal Partecipanti 1.ARCES ( Advanced Research Center on Electronic Systems ), Facoltà
ELETTRONICA DIGITALE A.A prof. Alessandro Paccagnella DEI, Università di Padova
21 – Lincertezza di misura Tecnologie Informatiche per la Qualità Università degli Studi di Milano – Polo di Crema - Dipartimento di Tecnologie dellInformazione.
Infrastruttura & Competenze ICT ENEA
STRUMENTI E TECNICHE DI LAVORAZIONE TOOLS AND WORKING TECHNIQUES
1 laboratorio di calcolo II AA 2003/04 ottava settimana a cura di Domizia Orestano Dipartimento di Fisica Stanza tel. ( )
Linux firewalls Massimo Ianigro - CNR Area di Ricerca - Bari
ATE / 31 Lezione 3 i sistemi automatici di misurazione - gli ATE.
Una macchina sequenziale asincrona ha due ingressi x1, x2 e un'uscita z. Gli ingressi non cambiano mai di valore contemporaneamente. L'uscita assume il.
Una rete sequenziale asincrona e' caratterizzata da due segnali di ingresso X1, X2 (i quali non cambiano mai contemporaneamente) e da un segnale di uscita.
D.E.I.S. Universita di Bologna VHDL come strumento CAD allinterno di flussi di progetto per dispositivi Digitali VHDL come strumento CAD allinterno di.
Elettronica dei Sistemi Digitali Elettronica dei Sistemi Digitali L-A 2007/08 Aldo Romani, tel
ARCES University of Bologna Programmazione di un processore riconfigurabile Mario Toma.
Elementi di programmazione ad oggetti a. a. 2009/2010 Corso di Laurea Magistrale in Ingegneria Elettronica Docente: Mauro Mazzieri, Dipartimento di Ingegneria.
University of Pisa Computer Science Department System Administration booting Stefano Bistarelli University of Pisa Computer Science Department
UNIVERSITA DEGLI STUDI DI ROMA La Sapienza F ACOLTÀ DI S CIENZE M ATEMATICHE, F ISICHE E N ATURALI C ORSO DI L AUREA S PECIALISTICA IN I NFORMATICA F ORMAL.
Ischia, giugno 2006Riunione Annuale GE 2006 Exploiting the Body Effect to Improve Analog CMOS Circuit Performances *P. Monsurrò, **S. Pennisi, *G.
di Alessandro Greborio
Corso di Telecomunicazioni
1 Università degli Studi di Messina Facoltà di Ingegneria Visilab – Computer Vision and Image Processing Lab Nanodesktop Software development kit per sistemi.
JavaScript Lezione 5 Tipizzazione ed operazioni tra tipi diversi Istruzioni di input.
LA SICUREZZA PER LA NOSTRA CASA Una proposta Elettrongamma Milano S.r.l.
Fabio Franzini Sviluppare Applicazioni Mobile Native in HTML e JavaScript.
Limpegno con i Comuni per gestire insieme le sfide della sperimentazione La Carta dIdentita Elettronica.
Progetto carta della terra
La risoluzione determina il dettaglio dell'immagine, quindi le massime dimensioni di stampa che potete raggiungere mantenendo una buona qualità. La fotocamera.
Primi passi con Windows: Gestione del Desktop Barra Applicazioni Menu Avvio ISTITUTO COMPRENSIVO N.7 - VIA VIVALDI - IMOLA Via Vivaldi, Imola.
DIPARTIMENTO DI ELETTRONICA E INFORMAZIONE Lab 4: 15 Aprile 2013 Gianluca Durelli – Marco D. Santambrogio –
FORNITURE E SERVIZI TECNOLOGICI
Le porte di comunicazione
ALMA MATER STUDIORUM – UNIVERSITY OF BOLOGNA DEIS - DEPARTMENT OF ELECTRONICS, COMPUTER ENGINEERING AND SYSTEMS Home automation over mains with Altera.
A spin-off company of NiPS Laboratory at the University of Perugia, Italy a spin-off company of NiPS Laboratory at the University of Perugia, Italy
Modulo n – U.D. n – Lez. n Nome Cognome – titolo corso.
Funzioni stringhe. chr Restituisce il carattere di un valore ascii dato. Per vedere lelenco dei codici ascii clicca QQQQ uuuu iiiiEsempio
Università degli Studi di Napoli Federico II
Progetto di una memoria cache per il processore DLX Andrea Grandi Filippo Malaguti Massimiliano Mattetti Gabriele Morlini Thomas Ricci Progetto di Calcolatori.
Ingegneria del software Modulo 2 -Il software come prodotto Unità didattica 2 - I costi del software Ernesto Damiani Università degli Studi di Milano Lezione.
Laurea Specialistica in Ingegneria delle Telecomunicazioni Università della Calabria - Facoltà di Ingegneria.
Corso di Laurea in Ingegneria dell’Informazione
Anno Accademico Trasmissioni radiomobili1 Universita’ di TorVergata-Facolta’ di Ingegneria Trasmissioni Radiomobili ( II parte) Anno Accademico.
STUDY OF THE DECAY D 0  K3π IN p-p COLLISIONS Rosa Romita, Università e INFN di Bari.
Modulazione digitale 1. Sistemi di elaborazione dell’informazione Modulo - Tecniche di comunicazione digitale Unità didattica – Standard di rete locale.
Università degli Studi Roma Tre Dipartimento di Scienze della Formazione - Department of Education Corso di laurea in Scienze della Formazione Primaria.
Ingegneria del software Modulo 1 - Introduzione al processo software Unità didattica 5 -Test e verifica Ernesto Damiani Università degli Studi di Milano.
Modulo n – U.D. n – Lez. n Nome Cognome – titolo corso.
Introduzione a SQL Server 2000 LSA - Laboratorio di Sistemi Informativi Economico-Aziendali Salvatore Ruggieri Dipartimento di Informatica, Università.
Ingegneria del software Modulo 1 - Introduzione al processo software Unità didattica 5 -Test e verifica Ernesto Damiani Università degli Studi di Milano.
Ingegneria del software Modulo 1 -Introduzione al processo software Unità didattica 5 – Test e verifica Ernesto Damiani Università degli Studi di Milano.
DIPARTIMENTO DI ELETTRONICA E INFORMAZIONE Lab 2 – Info B Marco D. Santambrogio – Matteo Ferroni –
VALUTAZIONE GRUPPO 6. LA VALUTAZIONE SI ARTICOLA IN : VALUTAZIONE COGNITIVAVALUTAZIONE COGNITIVA VALUTAZIONE DI COMPETENZEVALUTAZIONE DI COMPETENZE VALUTAZIONE.
DIPARTIMENTO DI ELETTRONICA E INFORMAZIONE Lab 2 – Info B Marco D. Santambrogio – Matteo Ferroni –
PET/CT Is a Useful Tool For Both Refining The Definition Of Complete Response (CR) In Multiple Myeloma (MM) and Detecting Otherwise Unrevealed Progression.
CdS 19 giugno INFN Sezione di Napoli1 SuperB: presentazione per il CdS SuperB Group INFN ed Universita’ di Napoli - DSF.
ITG SALVEMINI - LAB. FISICA
Transcript della presentazione:

University of Bologna ARCES-LYRAS Lab Alcuni Accorgimenti per lo Sviluppo in VHDL Elettronica dei Sistemi Digitali L-A Aldo Romani

ARCES-LYRAS Lab University of Bologna Vanno evitati assolutamente i MULTIPLE DRIVERS di un segnale! Quando lo stesso segnale viene pilotato da più oggetti il risultato è indeterminato Il tool segnala errore Ad es. A <= c nand d; process(CLK) begin if CLKevent and CLK = 1 then if RES=1 then A<= 0; else A <= c; end if; end process; A <= e or f; Multiple drivers D Q A

ARCES-LYRAS Lab University of Bologna Loop combinatori Vanno evitati SEMPRE i loop combinatori! Il tool di sintesi riporta un errore Si darebbe luogo a bistabili/oscillatori! I loop combinatori vanno sempre interrotti con un registro D Q A B C D A B C D next_B

ARCES-LYRAS Lab University of Bologna Segnali combinatori Per permettere a Quartus di tracciare i segnali combinatori così come sono descritti in VHDL, occorre definire lATTRIBUTO VHDL syn_keep per ogni segnale di interesse. architecture A of my_entity is signal current_value, next_value: unsigned(7 downto 0); signal end_count: std_logic; attribute syn_keep : boolean; attribute syn_keep of next_value : signal is true; attribute syn_keep of end_count : signal is true; begin […]

ARCES-LYRAS Lab University of Bologna Quando le cose non vanno Supponiamo che luscita X non funzioni correttamente in simulazione! Che fare? Consideriamo la seguente rete (del tutto generale) X ciclo di clock Tn valore atteso di X RC3 X A B RC2 D Q RC1 C D H G E F

ARCES-LYRAS Lab University of Bologna Quando le cose non vanno Ripercorrere da X allindietro la sequenza di generazione dei segnali Visualizzare nel simulatore i segnali combinatori da cui dipende il segnale X nel ciclo di clock T n Quando X dipende da valori generati da registri, visualizzare i segnali combinatori in ingresso a questi registri nel ciclo di clock T n-1. Verificare le dipendenze combinatorie Ad es. per la rete in figura 1. A(T n ), B(T n ), C(T n ) calcolarsi RC3( A(T n ), B(T n ), C(T n ) ). Se questo valore differisce da X, il problema va ricercato in RC3 (cioè nel PROCESS, o nello statement, o nel COMPONENT) 2. E(T n ), F(T n ) calcolarsi RC2( E(T n ), F(T n ) ). Se questo valore differisce da A(T n ), il problema va ricercato in RC2 3. D(T n-1 ), RES_REG, EN_REG verificare che E(T n ) sia coerente con D(T n-1 ) e i valori di EN e RES del registro 4. G(T n-1 ), H(T n-1 ) calcolarsi RC1( G(T n-1 ), F(T n-1 ) ). Se questo valore differisce da D(T n-1 ), il problema va ricercato in RC1 RC3 X A B RC2 D Q RC1 C D H G E F