Elettronica di front-end per rivelatori di radiazione Attività di ricerca e proposte per lo svolgimento della tesi di laurea specialistica presso il Laboratorio di Strumentazione Elettronica

Gruppo di ricerca Prof. Valeria Speziali, capo del gruppo di Strumentazione Elettronica Lodovico Ratti, responsabile del Laboratorio di Strumentazione Elettronica Stretta collaborazione con gruppo del prof. Valerio Re dell’Università di Bergamo (Massimo Manghisoni, Gianluca Traversi) Tre dottorandi attualmente impegnati in attività di ricerca presso il nostro gruppo Durata media dell’attività di tesi: 6 mesi

Collaborazioni con enti nazionali ed internazionali Stanford Linear Accelerator Center, Stanford, USA Fermi National Accelerator Laboratory, Batavia, USA Istituto Nazionale di Fisica Nucleare Lawrence Berkeley National Laboratory, Berkeley, USA European Center for Nuclear Research (CERN), Geneva, Switzerland STMicroelectronics Brookheaven National Laboratory, Upton, USA

Linee di ricerca L’attività del gruppo di Strumentazione Elettronica è incentrata sullo sviluppo di elettronica di lettura a basso rumore per rivelatori di radiazione, con impiego prevalente nella fisica delle alte energie (HEP) Le ricadute di questa attività interessano molteplici settori: strumentazione per radioterapia e radiodiagnostica in medicina astronomia (spaziale e terrestre) in varie regioni dello spettro radiografia industriale homeland security elettronica per satelliti in orbita terrestre e per l’esplorazione dello spazio analisi delle opere d’arte

Linee di ricerca (cont’d) Progetto di elettronica di lettura in tecnologia integrata per rivelatori di radiazione ad elevata risoluzione spaziale Sviluppo di sensori monolitici a pixel attivi (MAPS) in tecnologia CMOS deep submicron per applicazioni a minimo ingombro e bassa dissipazione di potenza Caratterizzazione di dispositivi e circuiti realizzati con tecnologie innovative Caratterizzazione di tecnologie CMOS submicrometriche (Lmin=130 nm, 90 nm, 65 nm) Test di dispositivi appartenenti a processi produttivi CMOS su strato isolante (silicon on insulator, SOI, Lmin=180 nm) Sviluppo di strumentazione per misure di rumore di elevata precisione su un esteso intervallo di frequenze Studio degli effetti delle radiazioni su dispositivi e circuiti

Rivelatori di particelle o di radiazione Nella fisica delle alte energie, un rivelatore di radiazione serve a ricostruire il percorso e/o identificare la natura delle particelle prodotte da decadimento nucleare, dalla radiazione cosmica o in un acceleratore di particelle Diversi rivelatori di radiazione sono assemblati in apparati di una certa complessità (anch’essi chiamati rivelatori in senso lato), alla cui costruzione contribuisce generalmente una molteplicità di gruppi

Esempio: rivelatore per l’esperimento CMS (LHC)

Canali di lettura per rivelatori di radiazione La misura dell’energia rilasciata da una particella in un rivelatore di radiazione implica la misura della carica rilasciata da una sorgente di tipo capacitivo con la massima accuratezza compatibile con il rumore del sistema di amplificazione Il tipo di tecnologia utilizzato per la realizzazione dell’elettronica dipende dal tipo di rivelatore Qin CD Cf Gf - Formatore Preamplificatore Rivelatore Blocchi di conversione A/D ed eleaborazione digitale Sezione analogica

Sensori monolitici a pixel attivi (MAPS) CMOS Sviluppati come rivelatori di immagine nella regione dello spettro visibile (videocamere CMOS) Integrano sul medesimo substrato rivelatore ed elettronica di lettura ( sensori monolitici) Sono caratterizzati da una regione sensibile molto sottile (~10 μm) Se assottigliati, possono essere utilizzati come rivelatori a basso ingombro ( ridotta interazione con le particelle, elevata risoluzione nella ricostruzione delle traiettorie)

MAPS in deep N-well (DNW) per esperimenti di HEP P-epitaxial layer Standard N-well P-substrate Buried N-type layer Deep N-well + - NMOS (analog) PMOS (analog) (digital) P-well NMOS La deep N-well è usata come elettrodo di raccolta Un canale di lettura più complesso del semplice schema a 3 NMOS (3T) può essere utilizzato per l’elaborazione del segnale NMOS della sezione analogica realizzati all’interno della deep N-well La realizzazione di un elettrodo di raccolta di grandi dimensioni consente di utilizzare anche dispositivi PMOS nel disegno dell’elettronica di front-end  migliori prestazioni e più elevata densità di funzioni integrata vicino al sensore

Prototipi di MAPS DNW già disponibili (Apsel) Preamplifier Shaper Discriminator Latch Preamplificatore ad elevata sensibilità di carica VF Gm b0 Formatore RC-CR con tempi di picco programmabili (0.5, 1 e 2 μs) b1 CF C2 C1 A(s) + Comparatore seguito da latch b0 Vt b1 NMOS P-well PMOS RST PMOS Due strutture di test già realizzate in tecnologia CMOS deep submicron con Lmin=130 nm (STMicroelectronics) ~43 mm Il test sui primi due prototipi ha già consentito di verificare la capacità del sensore di raccogliere la carica rilasciata nel substrato e la capacità dell’elettronica di effettuare una elaborazione del segnale a basso rumore ~43 mm

Circuiti in fase di produzione (serie Apsel) Circuiti di test in tecnologia CMOS con lunghezza minima di canale pari a 130 nm Circuiti di test in tecnologia CMOS con lunghezza minima di canale pari a 90 nm

Circuiti in fase di produzione (serie SDR) Circuito a segnali misti, analogici e digitali, in tecnologia CMOS con Lmin=130 nm Sparsification logic Token passing core Hit-latch Bus control FF Nand gate Preamplifier Discriminator DNW sensor Time stamp register 25 mm 25 mm

Schema di readout digitale (SDR0) X=1 X=16 Y=1 Y=2 Y=16 X=2 Time Stamp Buffer 1 Time Stamp Buffer 2 Time Stamp Buffer 16 Cell (1,1) Cell (1,2) Cell (1,16) Cell (2,1) Cell (2,2) Cell (2,16) Cell (16,1) Cell (16,2) Cell (16,16) 5 4 MUX Last token out First token in X Y T Tkin Tkout 1 TS Serial data output gXb gYb Readout CK Cell CK gXb=get_X_bus gYb=get_Y_bus TS=Time_Stamp Tkin=token_in Tkout=Token_out

Possibili argomenti di tesi su MAPS CMOS Caratterizzazione di pixel monolitici attivi in tecnologia CMOS da 130 nm (serie Apsel e SDR) Caratterizzazione di pixel monolitici attivi in tecnologia CMOS da 90 nm (serie Apsel) Allestimento di setup per la caratterizzazione di rivelatori con laser infrarosso Progetto di pixel monolitici in tecnologia CMOS deep submicron (130 nm, 90 nm) Simulazione a livello fisico di sensori MAPS con software ISE-TCAD e/o con l’applicazione di algoritmi Monte Carlo per l’ottimizzazione geometrica del sensore (in 2D e 3D)

Caratterizzazione di dispositivi e circuiti realizzati con tecnologie innovative Interesse legato alle particolari prestazioni di rumore e resistenza alle radiazioni richieste all’elettronica di front-end per rivelatori di particelle Nel caso delle tecnologie CMOS, dato il rapido avvicendarsi delle generazioni di processi produttivi e l’altrettanto rapida obsolescenza delle vecchie generazioni, è opportuno tenere sotto controllo l’evoluzione dei parametri di maggior interesse Nonostante l’interesse sia rivolto principalmente al campo dei circuiti di lettura per rivelatori di radiazione, i risultati di questa attività hanno validità ed utilità più generale e trovano applicazione in diversi campi dell’elettronica

Tecnologie bulk CMOS deep submicron Transistori singoli in tecnologia CMOS HCMOS9 (Lmin=130 nm) e CMOS090 (Lmin=90 nm) prodotti da STMicroelectronics sono attualmente in fase di caratterizzazione HCMOS9 CMOS090 Caratteristiche della tecnologia VDD = 1.2 V tOX= 2 nm COX=15 fF/μm2 Geometrie disponibili W = 200, 600, 1000 μm L = 0.13 - 1 μm Caratteristiche della tecnologia VDD = 1 V tOX= 1.6 nm COX=18 fF/μm2 Geometrie disponibili W = 100, 200, 600, 1000 μm L = 0.1 – 0.7 μm La tecnologia CMOS065 (Lmin=65 nm) è già accessibile attraverso multiproject wafer per la realizzazione di prototipi Un aspetto interessante è costituito dall’analisi teorica e sperimentale della corrente di gate, non più trascurabile quando l’ossido di gate è così sottile

Esempi di misura di corrente di gate La corrente di gate varia con lo spessore dell’ossido di gate  la corrente di gate è circa 3 ordini di grandezza maggiore nella tecnologia CMOS da 90 nm rispetto aa quella da 130 nm

Tecnologie CMOS silicon on insulator (SOI) Le tecnologie CMOS SOI offrono alcuni vantaggi rispetto alle tecnologie CMOS bulk Riduzione delle capacità parassite verso il substrato Inverter in bulk CMOS Inverter in CMOS SOI Maggiore velocità operativa Riduzione della potenza dissipata Più elevata densità di integrazione Maggiore resistenza a certi tipi di danno da radiazione (Single Event Upset, SEU) Tecnologia CMOS SOI con Lmin=180 nm prodotta dai Lincoln Labs del MIT (MITLL 0.18 μm)

Tecnologie CMOS SOI per sensori 3D La tecnologia MITLL 0.18 μm viene utilizzata nella realizzazione di sensori monolitici 3D In genere un chip 3D include 2 o più strati di dispositivi a semiconduttore opportunamente assottigliati, uniti a formare un dispositivo monolitico (tramite tecniche di wafer bonding) e interconnessi tra loro mediante via metallici O p t o E l e c r n i s a d / V g R u D L y A S 5 m P w I

Strumentazione per misure di rumore La misura del rumore elettronico nei dispositivi CMOS richiede la realizzazione di circuiti di interfaccia (tra dispositivo ed analizzatore di spettro) Circuito di polarizzazione di gate e drain Amplificatore a transimpedenza a basso rumore Stadio di guadagno S D.U.T. Circuito di polarizzazione del bulk/well Analizzatore di spettro RF Larga banda (>100 MHz) Rumore elettronico estremamente basso

Esempi di misure di densità spettrale di rumore La banda del circuito di interfaccia deve essere tale da consentire di distinguere il contributo bianco (indipendente dalla frequenza) dal contributo di tipo 1/f

Studio della resistenza alle radiazioni in dispositivi e circuiti elettronici La radiazione (raggi γ ed X, particelle cariche, ioni) può determinare guasti più o meno gravi nei circuiti elettronici In circuiti digitali può produrre guasti temporanei o permanenti Nei circuiti analogici, l’aumento del rumore elettronico può causare una riduzione della sensibilità, fino a rendere il sistema inutilizzabile Lo studio del danno da radiazione riveste un duplice interesse Determinazione dei limiti di tolleranza alle radiazioni dei circuiti elettronici Studio di meccanismi fisici fondamentali attraverso l’analisi del danno da radiazione in dispositivi elettronici

Resistenza alle radiazioni in dispositivi CMOS Nei dispositivi CMOS l’effetto principale della radiazione ionizzante consiste nella generazione di carica all’interno dell’ossido di silicio (ossido di gate, ossido di campo, shallow trench isolation) e/o all’interfaccia Si/SiO2 L’esposizione a radiazione ionizzante può dunque comportare variazione della tensione di soglia, aumento delle correnti di leakage ed aumento del rumore elettronico Può essere interessante verificare che la tolleranza alle radiazioni è maggiore nelle generazioni CMOS più recenti a causa della riduzione dello spessore dell’ossido di gate G D STI + S G D S +

Possibili argomenti di tesi relativi a caratterizzazione di tecnologie CMOS bulk e CMOS SOI Studio teorico e sperimentale delle caratteristiche di rumore in dispositivi CMOS con lunghezza minima di canale pari a 90 e 65 nm Realizzazione di strutture di test in tecnologia CMOS da 90 e 65 nm per lo studio delle proprietà di rumore e delle tecniche di hardening by design (i.e. enclosed layout transistors, ELT) Studio della resistenza alle radiazioni di dispositivi CMOS con lunghezza minima di canale pari a 90 nm e 65 nm Caratterizzazione sotto il profilo del rumore e della resistenza alle radiazioni di dispositivi CMOS SOI con lunghezza minima di canale da 180 nm Analisi teorica e sperimentale della corrente di gate e del rumore nella medesima corrente in tecnologie con lunghezza minima di canale pari a 130, 90 e 65 nm Sviluppo di circuiti di interfaccia a larga banda per misure di rumore su dispositivi elettronici

Quali opportunità offre una tesi presso il Laboratorio di Strumentazione Elettronica L’attività di tesi presso il Laboratorio di Strumentazione Elettronica può coprire gli aspetti teorici e/o sperimentali degli argomenti proposti Offre allo studente, a seconda dell’argomento affrontato, la possibilità di acquisire competenze relativamente a progetto di circuiti analogici a basso rumore elettronico uso degli strumenti software più diffusi per la simulazione ed il progetto di circuiti elettronici caratteristiche delle tecnologie CMOS bulk di più recente introduzione e di altre tecnologie innovative (e.g. CMOS SOI) comportamento dei dispositivi elettronici, anche a livello fisico, approfondito a livello sia teorico, sia sperimentale uso di strumentazione di laboratorio avanzata

BACKUP SLIDES

Front-end analogico della cella (SDR0) Preamplifier Discriminator Smaller area than in the Apsel prototypes  smaller detector capacitance 22T 14T iF CF Vt ENC=25 e- rms@CD=100 fF Power consumption: about 5 μW Preamplifier response to an 800 e- pulse Threshold dispersion: about 30 e- rms Features power-down capabilities for power saving

Sezione digitale della cella (SDR0) Includes a 5 bit time stamp register and the data sparsification logic Get X bus Get Y bus OE OEb t1 t2 t3 t4 t5 t5in t4in t3in t2in t1in CPb CP D Q Qb WE hit hitb tokin tokrst tokout getb_en Lat_en R S During the bunch train period, the hit latch is set in each pixel that is hit When the pixel is hit, the content of the time stamp register gets frozen 4T To the time stamp buffer Master Reset 76T From the discriminator 10T 13T 20T time stamp register hit latch bus control FF From the time stamp counter Cell CK token passing core Cell CK

Schema di readout digitale (SDR) X=1 X=16 Y=1 Y=2 Y=16 X=2 Time Stamp Buffer 1 Time Stamp Buffer 2 Time Stamp Buffer 16 Cell (1,1) Cell (1,2) Cell (1,16) Cell (2,1) Cell (2,2) Cell (2,16) Cell (16,1) Cell (16,2) Cell (16,16) 5 4 MUX Last token out First token in X Y T Tkin Tkout 1 TS Serial data output gXb gYb Readout CK Cell CK gXb=get_X_bus gYb=get_Y_bus TS=Time_Stamp Tkin=token_in Tkout=Token_out