Rete sequenziale asincrona.

Slides:



Advertisements
Presentazioni simili
MULTIVIBRATORI BISTABILI
Advertisements

Simulazione del calcolo di due numeri binari
Cassaforte asincrona SR
Cassaforte asincrona con retroazioni dei FF SR La Cassaforte asincrona è una rete che una volta ricevuti in ingresso le combinazioni , invia un.
Circuiti Aritmetico-Logici
Macchine sequenziali Capitolo 4.
Circuiti Sequenziali Asincroni
Cap. II. Funzioni Logiche
Esercitazioni su circuiti combinatori
Sintesi FSM – Prima parte
Macchine non completamente specificate
Circuiti di memorizzazione elementari: i Flip Flop
Analisi e sintesi di circuiti combinatori
Sintesi dei circuiti sequenziali
ANALOGICO-DIGITALI (ADC) DIGITALE-ANALOGICI (DAC)
ARCHITETTURA DEI SISTEMI ELETTRONICI
A.S.E.18.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 18 Reti sequenzialiReti sequenziali Tecniche di descrizioneTecniche di descrizione –Tabella.
I CODICI.
Flip-flop e Registri.
Codici binari decimali
Lezione 5 Domande: Laverage path length di Chord con 2^b identificatori e N=2^b nodi è (giustificare la risposta) Laverage path length di Chord con 2^b.
La conversione analogico-digitale, campionamento e quantizzazione
Semantica per formule di un linguaggio proposizionale p.9 della dispensa.
L'algebra di Boole e le sue applicazioni
Reti Logiche Reti Logiche Corso di Architetture degli Elaboratori.
Limiti al trasferimento di informazione u Il tempo necessario per trasmettere dellinformazione dipende da: –la velocita di segnalazione (cioe quanto velocemente.
Algebra di Boole e Funzioni Binarie
Cos’è una sequenza? Una sequenza è una successione finita di valori, dove ogni valore ha una durata prefissata e costante (T). I valori della sequenza.
Progetto RSA Analisi di un progetto di una rete per la direzione dei veicoli negli opportuni parcheggi in base alla loro lunghezza Cappa Francesca
Progetto RSS Creazione di una rete per gestire lo spegnimento di macchine in caso di blackout.
Un magazzino della frutta dispone di una pompa di calore per il mantenimento del clima entro un intervallo di temperatura. Una condizione termica critica.
Rete Asincrona Una rete sequenziale asincrona è dotata di due ingressi E, X e di una uscita Z. L'uscita Z deve diventare 1 solamente quando durante l'ultima.
Di Ilaria Bertoletti Progetto Asincrono Esame Reti Logiche 30/01/13.
Progetto Rete Sequenziale Asincrona
Introduzione.
Una rete sequenziale asincrona è dotata di due
PROGETTO 1 Un lettore di musica digitale è dotato di un sistema per la regolazione del volume composto da tre pulsanti + e – e [] e progettato in modo.
Una macchina sequenziale asincrona ha due ingressi x1, x2 e un'uscita z. Gli ingressi non cambiano mai di valore contemporaneamente. L'uscita assume il.
Diagramma degli stati che descrive il comportamento della rete.
FlipFlop D Asincrono Il FlipFlop D è una rete sequenziale asincrona che si comporta da memoria. E' caratterizzato, nella versione più semplice, da 2 ingressi.
Cassaforte Asincrona di Mealy
FlipFlop D Asincrono Il FlipFlop D è una rete sequenziale asincrona che si comporta da memoria. E' caratterizzato, nella versione più semplice, da 2 ingressi.
Lascensore di un edificio a 2 piani utilizza 2 sensori S0, S1 per determinare la posizione della cabina passeggeri. Il segnale generato da ciascun sensore.
Lascensore di un edificio a 2 piani utilizza 2 sensori S0, S1 per determinare la posizione della cabina passeggeri. Il segnale generato da ciascun sensore.
Progetto VHDL: Esempio 1 Reti Asincrone
Progetto Asincrono Schematico.
Sistema di regolazione del volume Il progetto consiste nella sintesi e nella realizzazione attraverso Xilinx di un sistema per la regolazione del volume,
RETE ASINCRONA Una rete sequenziale asincrona prende in ingresso due segnali X2 e X1 emessi da un telecomando e, in base alle combinazioni successive di.
Diagramma degli stati primitivo (Mealy)
Riassunto Rete Vi sono dunque due ingressi (X1,X2) e ununica uscita; X1 e X2 non cambiano mai contemporaneamente Luscita va a 1 se viene rispettata la.
Diagramma degli stati Tabella degli stati Stati compatibili Le classi di compatibilità che soddisfano copertura e chiusura sono: [A, C] - α [B, G] -
Specifiche di Sistema.
In una macchina automatica vengono utilizzati due segnali binari X1,
Una rete sequenziale asincrona è dotata di due ingressi X1, X2 e di un’uscita Z. I segnali X2 e X1 non cambiano mai di valore contemporaneamente. Il segnale.
Una rete sequenziale asincrona è dotata di due ingressi X1, X2 e di un’uscita Z. I segnali X2 e X1 non cambiano mai di valore contemporaneamente. Il segnale.
Cassaforte asincrona II assegnamento. Descrizione Il progetto Cassaforte II assegnamento consiste in una codifica diversa delle variabili di stato. Codifica.
Introduzione Il progetto Cassaforte II assegnamento consiste in una diversa codifica delle variabili di stato. Ci si chiede se questo possa influenzare.
Testo dell’esercizio L’ascensore di un edificio a 2 piani utilizza 2 sensori S0, S1 per determinare la posizione della cabina passeggeri. Il segnale generato.
Una rete sequenziale asincrona ha due ingressi C,X e un’uscita Z. I segnali C,X non cambiano mai di valore contemporaneamente. Il segnale C è periodico;
Teoria dei sistemi Autore: LUCA ORRU'.
Tecniche di progettazione Fault Tolerant
Università degli studi di Parma Dipartimento di Ingegneria dell’Informazione Politecnico di Milano Reti Logiche A Macchine non completamente specificate.
Un magazzino della frutta dispone di una pompa di calore per il mantenimento del clima entro un intervallo di temperatura. Una condizione termica critica.
Sintesi Reti Combinatorie
Una ditta specializzata in confezionamenti di ananas costruisce una rete logica per ottimizzare la propria produzione. La rete è formata da un nastro trasportatore,
In una macchina automatica vengono utilizzati due segnali binari X1, X2 per verificare la corretta esecuzione di una certa attività su ciascun prodotto.
Reti Logiche A Lezione 2.1 Sintesi di reti combinatorie a due livelli
Rappresentazione come schematico della seguente rete sequenziale asincrona: Una rete sequenziale asincrona, dotata di due ingressi X0, X1 e di un’uscita.
Politecnico di MilanoC.Brandolese, F.Salice Sintesi FSM – Prima parte Calcolatori Elettronici.
Sintesi Sequenziale Sincrona
Transcript della presentazione:

Rete sequenziale asincrona. Split Condizionatore Rete sequenziale asincrona.

Introduzione Progetto di una rete sequenziale asincrona per la gestione di uno split di un condizionatore in grado di pompare aria calda o fredda. La rete ha in ingresso 3 segnali. Il segnale C è inviato da un pulsante. Al rilascio del pulsante la rete dovrà passare dal pompare aria calda al pompare aria fredda e viceversa. Il segnale T è inviato da un sensore. Quando questo segnale va ad ‘1’ significa che la temperatura impostata dall’esterno è stata raggiunta. Il segnale A (Alert) che è inviato dal motore (e da altri device) allo split. Quando questo segnale va ad ‘1’ significa che la rete dovrà fermare l’erogazione dell’aria, in quanto vi è un problema. La rete fornirà due uscite: S: (Stop). Quando è a ‘1’ ordina a chi riceve il segnale di terminare l’operazione (in tal caso, l’erogazione/pompaggio dell’aria al motore). U: (Uscita). Quando è a ‘1’ il motore pomperà aria calda. Per l’aria fredda sarà a ‘0’. Vincolo: il sistema ci assicura che non arriverà mai in ingresso alla rete, la configurazione C=1, T=1, A=1.

Progettazione: grafo degli stati

Progettazione: commento al grafo. Come si può notare, il grafo degli stati (primitivo) è simmetrico in quanto nel problema in sé vi è simmetria tra l’erogazione di caldo (colore rosso) e di freddo (colore azzurro). Le scelte fatte nella stesura del grafo sono: Indifferenza nell’uscita U, quando S = 1. Cioè, non avrebbe avuto senso dare un uscita specificata alla pompa del caldo/freddo quando il motore è Spento. Indifferenza su entrambe le uscite solo quando il pulsante è premuto.

Progettazione: tabella degli stati. Ho creato la tabella degli stati codificado gli ingressi nell’ordine CTA. TABELLA STATI STATO 000 001 011 010 110 111 101 100 S U A E - D B C F G L I K 1 H   N J M

TABELLA DI COMPATIBILITA'/ RIDUZIONE STATI Progettazione: riduzione degli stati, tabella triangolare di compatibilità. Ho indicato con X gli stati non compatibili, con – quelli compatibili. TABELLA DI COMPATIBILITA'/ RIDUZIONE STATI B X C D E - F G H I J K L M N A

Progettazione: Ricerca stati compatibili e nuove assegnazioni Ricerca degli stati compatibili a due a due. BF, BG, BH, CJ, DE, DF, DG, DH, DM, EF, EG, EH, EJ, FG, FH, FL, GH, GI, HK, IJ, IL, IM, IN, JK, JL, JM, JN, KM, KN, NM Classi massime di compatibilità: AF, BFGH, CJ, DEFGH, IJL, KNM ASSEGNAZIONE NUOVI STATI 000 = AF a 011 BFGH b 111 CJ c 001 DEFGH d 110 IJL e 100 KNM f Nell’assegnazione dei valori numerici ai nuovi stati, ho cercato di effettuare quanto più possibile un’assegnazione ottima, in modo da ridurre il numero di corse critiche e riuscire ad evitare di aggiungere un ulteriore variabile di stato per correggere queste corse.

Progettazione: tabella degli stati ridotta TABELLA STATI RIDOTTA   000 001 011 010 110 111 101 100 S U a d - b c 1 e f Assegnamento con correzione corse y1,2,3 In rosso sono evidenziate la posizioni delle uniche due corse critiche, in questa tabella già facilmente corrette. Notare il non ordine (al momento) di colonna, delle variabili di stato y1,y2 e y3.

Progettazione: ordinamento variabili di stato e sintesi uscite. Riordinate le variabili di stato (a distanza di Hamming unitaria) y1,2,3 000 001 011 010 110 111 101 100 S U - 1 U = y1 y2 y3 S = !y1 y2 y3 + !y1!y2 y3 + y1 y2 !y3

Sintesi variabili di stato Y1,2,3 Sintesi Y1 y1,2,3 000 001 011 010 110 111 101 100 - 1 Sintesi Y2 y1,2,3 000 001 011 010 110 111 101 100 - 1 Sintesi Y3 y1,2,3 000 001 011 010 110 111 101 100 1 - Y1 = !C !T !A y2 + A y1 + T y1 + Cy1 Y2 = !T !A !y1 y2 + !C !T A y1 + T !A y1 + !C !T !A !y1 Y3 = !C !T !A y2 +!y1 y2 !y3 + y1y2y3 !T !A + !y1 !C A + !y1 !C T + C !T !y1 y3 Ho scelto quindi di sintetizzare in maniera non minima (e a tratti ridondante) le due funzioni y2 e y3 per tentare di ridurre al minimo le instabilità della rete. Ovviamente è stato aggiunto alle 3 funzioni un «and not(reset)» alla fine, da utilizzare per portare la rete in condizione di stabilità all’avvio dello split.

Implelentazione in VHDL/Schematico Le due implementazioni in VHDL e schematico sono identiche nel contenuto, differenti solo nella forma, in quanto sono esattamente le espressioni booleane trovate nella sintesi. Essendo le due implementazioni identiche nella sostanza, anche le simulazioni sono identiche.

Implementazione in VHDL --uscite U <= x1 and x2 and x3; S <= (not(x1) and x2 and x3) or (not(x1) and not(x2) and x3) or (x1 and x2 and not(x3)); --funzioni di stato x1 <= ( (not(C) and not(T) and not(A) and x2) or (A and x1) or (T and x1) or (C and x1) ) and not(reset); --minima x2 <= ((not(C) and not(T) and not(A) and x2) or (not(C) and not(T) and A and x1) or (T and not(A) and x1) or (C and not(T) and not(A) and not(x1))) and not(reset); --ridondante x3 <= ((not(C) and not(T) and not(A) and x2) or (not(x1) and not(C) and A) or (not(x1) and not(C) and T) or (C and A and not(x1)) or (C and not(T) and not(x1) and x3) or (not(x1) and x2 and not(x3) and C) or (x1 and x2 and x3 and C and not(T))) and not(reset); --ridondante y1 <= x1; y2 <= x2; y3 <= x3;

Implementazione mediante schematico

Simulazione: introduzione Il testbench dello split realizzato in VHDL è lo stesso utilizzato per la realizzazione mediante schematico. Sono stati utilizzati gli stessi nomi e gli stessi colori. Le due simulazioni sono identiche. Il testbench consiste nel: Partire da una condizione iniziale di funzionamento con aria fredda Pressione del pulsante e (al rilascio) funzionamento con aria calda Raggiungimento della temperatura (T=‘1’) con spegnimento del motore Perdita della temperatura (T=‘0’) con accensione del motore e ripresa dell’erogazione di aria calda. Il file del testbench è opportunamente commentato.

Simulazione: behavioral Si porta la rete in uno stato stabile tramite il reset. Si può notare come la rete inizi l’erogazione di aria fredda (Ingressi CTA = ‘000’): S= 0, u = 0. Al momento della pressione del tasto (C=1), la rete «spegne» il motore con S=1. Al rilascio si attiva l’erogazione dell’aria calda (u=1) e il motore riparte. Alla nuova pressione e corrispondente rilascio, la rete torna ad erogare aria fredda. Al momento in cui la temperatura viene raggiunta (T=1) il motore si spegne. Se non viene più segnalato il raggiungimento della temperatura (T=0), si riprende l’erogazione. Al momento di un Alert (A=1), la rete spegne il motore finché l’alert non rientra, continuando poi a erogare aria fredda. Infine viene premuto nuovamente il pulsante C due volte per cambiare la modalità di erogazione (caldo, poi freddo). La simulazione termina con il raggiungimento della temperatura e lo spegnimento «definitivo» del motore.

Simulazione: post-route La simulazione post-route è identica alla behavioral, se non per i ritardi (dell’ordine dei picosecondi) nel passaggio da uno stato all’altro. Inoltre, da questo screenshot si può notare come la rete parta con degli stati indefiniti e come l’azione del reset li stabilizzi. Un altro ritardo che si può notare, è che sia alla pressione che al rilascio del pulsante (C=1, C= 0), gli stati y1, y2 e y3 non rispondono immediatamente. Questi ritardi sono causati dalla tecnologia usata nell’implementazione fisica della rete, qui simulati.