BUS DI CPU M. Mezzalama - M. Rebaudengo - M. Sonza Reorda

Slides:



Advertisements
Presentazioni simili
Gestione Input Output A. Ferrari.
Advertisements

Gestione del processore
Architettura di un sistema informatico Hardware
CdL Ingegneria Informatica n.o. Anno Accademico 2007/08 Fondamenti di Informatica I – corso A Giacomo Piscitellipag. 1/30 Architettura dei calcolatori.
Comandi ai dispositivi di I/O + Si usano due metodi per mandare informazioni a un dispositivo: –Istruzioni specifiche di I/O –I/O mappato in memoria (memory.
Esercizi sulle architetture
Architetture dei Calcolatori (Lettere j-z) Il Processore (2)
Università degli Studi di Roma La Sapienza Architettura degli elaboratori II Funzioni.
2 Sistema composto da un numero elevato di componenti, in cui ogni componente svolge una sua funzione elaborazione dati memorizzazione dati trasferimento.
1 III Modulo dei dispositivi elettronici del Laboratorio di Fisica.
L’organizzazione della comunicazione di I/O G. Vercelli
1 Corso di Informatica (Programmazione) Lezione 4 (24 ottobre 2008) Architettura del calcolatore: la macchina di Von Neumann.
1 Corso di Laurea in Biotecnologie Informatica (Programmazione) Rappresentazione dellinformazione su calcolatore Anno Accademico 2009/2010.
Macchina a stati finiti DMAC 1.I/O dalla memoria al disco in modalità Burst 2.I/O dalla memoria al disco in modalità Burst Stealing 3.I/O dal disco alla.
Schema di principio del SCA di una MMU Memory Management Unit
Il livello Microarchitetturale
L. Servoli - Corso Fisica dei Dispositivi Elettronici 1 Uno scheduler deve avere implementate almeno le seguenti funzionalità: 1) Inizializzatore: preparazione.
Com’è fatto un elaboratore?
3. Architettura Vengono descritte le principali componenti hardware di un calcolatore.
Strutture dei sistemi di calcolo Funzionamento di un sistema di calcolo Struttura di I/O Struttura della memoria Gerarchia delle memorie Architetture di.
Istruzioni per il Controllo del Processore
Architettura degli elaboratori
BUS DI CPU M. Mezzalama - M. Rebaudengo Politecnico di Torino
1 Prof. Marco Mezzalama CICLO DI BUS CON DATA BUS A 32 BIT (ciclo scrittura con wait) Verifica Segnale di READY: nel primo caso La memoria NON è pronta,
CPU (central process unit)
L’Architettura del Sistema di Elaborazione
UNIVERSITA’ STUDI DI ROMA “FORO ITALICO”
Cos’è una sequenza? Una sequenza è una successione finita di valori, dove ogni valore ha una durata prefissata e costante (T). I valori della sequenza.
Architettura dell’elaboratore
Contatore: esempio di circuito sequenziale
INPUT / OUTPUT. Connessione tra componenti CPU RAM DischiMonitor StampanteTastieraMouse BUS = Interfacce o Controller.
MEMORIA. Organizzazione fisica della Memoria Decodi ficatore degli indirizzi … Sense/ Write Sense/ Write Sense/ Write Sense/
Le procedure di gestione input/output Poiché le operazioni di input/output sono più lente rispetto alla velocità del processore, occorrerà sincronizzarle.
LEvoluzione dei computer In principio fu Eniac il primo calcolatore ad essere in grado di eseguire trecento moltiplicazioni al secondo. Bisogna aspettare.
Il Calcolatore Elettronico
Appunti di Informatica
L' ARCHITETTURA DI VON NEUMANN
Istruzioni per la Manipolazione dei Bit
TC 8253 TIMER COUNTER Prof. Marco Solarino.
Architettura del Computer
PIC 8259 PROGRAMMABLE INTERRUPT CONTROLLER
GESTIONE INTERRUPT CPU INTEL 8086
Sistemi di elaborazione e trasmissione delle informazioni
Convertitore Analogico / Digitale
Unità centrale di processo
Esercitazioni I/O. Dischi: Esercizio 1 Si consideri un programma che legge blocchi di 2 KB da disco, esegue un’elaborazione su questi, e quindi li riscrive.
1 Il Buffer Cache Unix (Bach: the Design of the Unix Operating System (cap: 3)
1 M. Rebaudengo, M. Sonza Reorda Politecnico di Torino Dip. di Automatica e Informatica M. Rebaudengo - M. Sonza Reorda L’Assembler 8086 Istruzioni per.
Luca Orrù 1 Input/Output. 2 SOMMARIO Organizzazione di sistema Trasferimento dati; Gestione I/O.
Architettura di una CPU
Bus Interface Unit L1 I-CacheL1 D-Cache Fetch/Decode unit Dispatch/Execute unit Retire unit Instruction Pool System Bus L2 Cache 256 KB integrata 4 cicli.
Architettura del calcolatore
1 M.MezzalamaM. Rebaudengo, M. Sonza Reorda Politecnico di Torino Dip. di Automatica e Informatica M. Mezzalama - M. Rebaudengo SOTTOSISTEMA DI MEMORIA.
Architettura IA - 16 M. Mezzalama - M. Rebaudengo - M. Sonza Reorda
Informatica Lezione 5 Scienze e tecniche psicologiche dello sviluppo e dell'educazione (laurea triennale) Anno accademico:
1 M. Rebaudengo, M. Sonza Reorda Politecnico di Torino Dip. di Automatica e Informatica M. Rebaudengo - M. Sonza Reorda L’Assembler 8086 Istruzioni per.
ELETTRONICA DIGITALE (II Parte) (6-7) 13.12;15.12
Gestione dei dispositivi di I/O:
Sistemi Elettronici Programmabili
1 Input/Output. 2 Livelli del sottosistema di I/O Hardware Gestori delle interruzioni Driver dei dispositivi Software di sistema indipendente dal dispositivo.
1 Input/Output. 2 Livelli del sottosistema di I/O Hardware Gestori delle interruzioni Driver dei dispositivi Software di sistema indipendente dal dispositivo.
Corso di Laurea in Biotecnologie corso di Informatica Paolo Mereghetti DISCo – Dipartimento di Informatica, Sistemistica e Comunicazione.
Architettura IA - 16 M. Mezzalama - M. Rebaudengo - M. Sonza Reorda
1 M. Rebaudengo, M. Sonza Reorda Politecnico di Torino Dip. di Automatica e Informatica M. Rebaudengo - M. Sonza Reorda Interfaccia verso il bus.
Architettura 8086/8088 M. Rebaudengo - M. Sonza Reorda
Dalla macchina di Von Neumann …
Presentazione di sistemi Ambrosio Federica Anna Esposito 3C inf.
I Microprocessori Unità 3 del libro Internet Working Sistemi e reti.
Il modello di Von Neumann
Z iLOG 80 Calcolatori Elettronici Bartolomeo Bajic.
Transcript della presentazione:

BUS DI CPU M. Mezzalama - M. Rebaudengo - M. Sonza Reorda Politecnico di Torino Dip. di Automatica e Informatica

Ciclo di Bus È la sequenza di eventi attraverso la quale la CPU comunica con la memoria, con un dispositivo di I/O, con l’Interrupt Controller. In funzione dei processori può essere costituito da 2 o 4 cicli di clock di sistema. Internamente esistono sempre 4 periodi Si compone di almeno 4 fasi, denominate T1, T2, T3, T4. T1: sull’address bus viene scritto l’indirizzo T2, T3, T4: sul data bus viene messo il dato. Se la CPU non deve accedere all’esterno, i segnali di controllo del bus sono inattivi ed i relativi piedini sono in alta impedenza. Se nessun altro dispositivo utilizza il bus, questo si trova allora nello stato di idle.

Ciclo di Bus Nel 8086 il ciclo interno (4 CLK) è identico al ciclo esterno di bus Nei processori tipo pentium o nei bus di sistema (es. PCI) il ciclo di bus è di 2 CLK Ad esempio nel bus del pentium (host bus o memory bus) a 100MHz il trasferimento avviene in 2 CLK, cioè in 20ns. In generale si indica la capacità di trasferimento del bus espressa in MBps (Mega Byte per secondo) Esempio: pentium con DBUS a 64 bit e 100MHz si ha: (64/8)*100M/2 = 400MBps Essendo 2 i periodi di clock per ciclo di bus

PCI CLK = 66MHz, 32 bit DBUS AGPx4 = &&MHz x 4

Ciclo di Lettura T1: sull’address bus viene scritto l’indirizzo T2: la CPU forza sul data bus il valore Z T3, T4: la memoria scrive il dato sul data bus.

Ciclo di Scrittura T1: sull’address bus viene scritto l’indirizzo T2: la CPU scrive il dato sul data bus T3, T4: la memoria legge il dato dal data bus.

Cicli di Idle Vengono inseriti dalla CPU quando necessario, ossia quando: la CPU non necessita di nuovi dati e la coda interna delle istruzioni è piena, e non può essere eseguita alcuna fase di prefetch.

Cicli di Wait Se la memoria non è sufficientemente veloce, lo segnala alla CPU, e questa inserisce tra T3 e T4 una serie di stati di attesa (wait states) fino a che la memoria risponde. Per comunicare all'8086 la necessità di uno o più cicli di wait, la memoria esterna invia un segnale sul pin READY.

Ciclo di Bus T1 T2 T3 T4 T1 T2 T3 T4 Address Buffer Data Address Bus Cycle Address Buffer Data Address Buffer Data

Connessione Maximum-Mode 8289 Bus Arbiter Segnali di Controllo Bus Multibus 8288 Bus Controller 8086 S2 S1 S0 Triebel pg 2.64 DEN DT/R* ALE A0-A19 D0-D15 BHE* RD* Ready QS1, QS0

Segnali di stato S0* S1* S2* 0 0 0 Interrupt Acknowledge 0 0 1 Read I/O Port 0 1 0 Write I/O Port 0 1 1 Halt 1 0 0 Instruction Fetch 1 0 1 Read Memory 1 1 0 Write Memory 1 1 1 Inactive - Passive

Segnali di Controllo (I) ALE: il fronte di salita segnala durante T1 che sull’address bus è pronto un indirizzo. IO/M*: indica se il ciclo di bus fa riferimento alla memoria o a un dispositivo di I/O; questo segnale è complementato nell'8088. DT/R*: indica se si tratta di un ciclo di lettura o scrittura.

Segnali di Controllo (III) RD* e WR* segnalano la direzione del trasferimento e forniscono le relative informazioni temporali. WR* segnala che il dato è pronto sul data bus e può essere prelevato dalla memoria. DEN* (Data Enable) segnala al dispositivo esterno che può mettere sul data bus il dato durante le operazioni di lettura.

HOLD e HLDA Costituiscono l’interfaccia verso il controllore di DMA. Quando un dispositivo desidera acquisire il controllo del bus, porta a 1 il segnale HOLD. A questo punto il processore, terminato il corrente ciclo di bus, pone in alta impedenza i segnali AD0-AD7, A8-A15, A16/S3-A19/S6, SS0*, IO/M*, DT/R*, RD*, WR*, DEN* e INTR e forza a 1 il segnale HLDA. Quando il dispositivo rilascia il bus, riporta a 0 il segnale HOLD.

Segnali di Interrupt Sono: INTR (input): richiesta di interrupt da parte di un dispositivo esterno INTA* (output): accettazione della richiesta da parte della CPU, e temporizzazione del trasferimento del codice di interrupt NMI (input): richiesta di interrupt non mascherabile.

READY READY rappresenta un segnale di sincronizzazione con l'esterno. All'esecuzione dell'istruzione WAIT, il processore testa il segnale READY e, se vale 1, inizia ad eseguire dei cicli di idle; quando READY torna a 0, il processore esegue l'istruzione successiva alla WAIT.

BHE Nell’8086 il segnale BHE* (Bank Enable High) durante T1 determina, insieme con A0, la dimensione e l’allineamento del tipo trasferito: BHE* A0 0 0 Parola Intera 0 1 Byte superiore da/per indirizzo dispari 1 0 Byte inferiore da/per indirizzo pari 1 1 Nulla

Segnali di Stato della Coda I segnali QS0 e QS1 segnalano all’esterno che tipo di dato è stato appena estratto dalla coda: QS0 QS1 0 0 Nulla 0 1 Primo Byte 1 0 Coda Vuota (istruz. di salto) 1 1 Byte successivo al primo

LOCK* Indica che un’istruzione con il prefisso LOCK e’ in corso di esecuzione e conseguentemente il bus non puo’ essere utilizzato da un altro potenziale master.

Request/Grant Nei sistemi multiprocessore, sono utilizzati per eseguire il passaggio del controllo del bus da un processore ad un altro.

PENTIUM DMA ABUS (A31-A3, BE7-BE0) INTERRUPT DBUS (64 bit) BIT PARITA’ (DP/-DP0) L1/L2 cache Control (MESI) ADS MULTIPROC. SYNCR Stato (D/C, W/R,M/IO) READY

PENTIUM BUS CYCLE Nel pentium esistono due tipi di cicli: single transfert: trasferimento di un solo dato Burst cycle: trasferimento di 4*64 bit (32 byte) effettuato per aggiornamento della L1 cache nei casi di cache miss

CICLO DI BUS CON DATA BUS A 32 BIT (ciclo lettura) Con bus a 32 bit, ABUS è costituito dai seguenti segnali: A31-A2 BE3-BE0 (4 byte)

CICLO DI BUS CON DATA BUS A 32 BIT (ciclo scrittura)

CICLO DI BUS CON DATA BUS A 32 BIT (ciclo scrittura con wait)