Progetto EOS Elettronica Organica per Strumentazione innovativa di ricerca.

Presentazione sul tema: "Progetto EOS Elettronica Organica per Strumentazione innovativa di ricerca."— Transcript della presentazione:

1 Progetto EOS Elettronica Organica per Strumentazione innovativa di ricerca

2 Elettronica Organica Con Elettronica Organica si identifica una gamma completa di prodotti, che comprende semiconduttori basati su materiali sintetici, display, unità di stoccaggio, sensori e sistemi fotovoltaici organici.

3 Interdisciplinarità Gli elementi chiave della competitività e vantaggio dell’elettronica organica sono tre: le tecniche di produzione, i substrati e le tecniche di deposizione. Questo comporta che nell’elettronica organica, ed è questa la sua principale innovatività, le competenze messe in gioco per la produzione di un sistema elettronico siano diverse e in diverse settori

4 Il futuro a portata di mano Celle organiche fotovoltaiche Dispositivi di memoria stampati RFID stampati Batterie flessibili Sistema backplane O-TFT Sensori organici Oggetti “smart”

5 Il progetto EOS Dipartimenti e sezioni INFN partecipanti: Roma Tre e Napoli Dipartimenti CNR coinvolti: SPIN, IMEM, ISMN A Roma Tre, i fisici coinvolti al momento sono 6

6 Obiettivi Definizione di un protocollo di deposizione di film organici ad elevata qualità strutturale Fabbricazione e caratterizzazione di transistor di tipo p ed n con mobilità ≥ 0.5 cm 2 /Vs su substrati rigidi Fabbricazione e caratterizzazione di transistor di tipo p e n con mobilità ≥ 0.1 cm 2 /Vs su substrati flessibili Fabbricazione di circuiti integrati Progettazione e Caratterizzazione di Amplificatori basati su OFET discreti Progettazione e test di blocchi analogici integrati: specchi di corrente, cascode e amplificatori differenziali Progettazione e test di inverter celle digitali integrate, buffer, porte logiche e flip-flop Lettura e controllo di sensori e strumentazione di misura

7 Bottom contact, bottom gateBottom contact, bottom gate Substrate SiO 2,Gold contacts, 4 devices with 2 differenet geometries (C/D and A/B with the same W/L –Substrate SiO 2,Gold contacts, 4 devices with 2 differenet geometries (C/D and A/B with the same W/L – L= 40 µm (C,D) - L=20 µm (A,B) W/L= 550 (A, B, C, D) A B CD GOLD SiO 2 (200nm, 100nm or 35 nm) FILM ORGANIC SOURCE Si ++ (GATE)DRAIN Schema FET

8 PDI8-CN 2 and PDIF-CN 2 TRANSISTORS: SiO 2 200nm TRANSISTOR µ lin (cm 2 /volt*sec) µ lin (cm 2 /volt*sec) (V DS =5V) µ sat ( cm 2 /volt*sec) (V DS =50V) PDI8-CN 2 - BARE (1 - 2) * 10 -2 (2 - 3) *10 -2 PDI8-CN 2 - HMDS (1 - 2) * 10 -2 (2 - 3.5) * 10 -2 PDIF-CN 2 – BARE (2 - 8) * 10 -4 (1 - 2) * 10 -3 PDIF- CN 2 –HMDS 0.2 - 0.4 0.3 - 0.6

9 (GATE) DRAIN Organic Dielectric SOURCE LCR meter V ac *sin(ωt)+V dc Misura C-V DEI FET ORGANICI : S e D cortocircuitati 9

10 Au 40 nm Printed staggered OTFT device  Gold plated low roughness PEN foils (125µm thick).  Source and drain gold contacts are defined by laser ablation (L min= 5  m)  P-type semiconductor printing (pentacene derivative, 50- 100 nm)  Gate dielectric (Cytop-like, 0.75  m thick) was deposited by printing leaving open areas for via-holes  Silver ink printing, forming in the same step gate electrodes and 2 nd level for interconnections  S/D SAM treatment for p-osc PEN substrate 125  m CYTOP 0.75  m Silver paste A g OTFT: Top Gate - Bottom contacts 100 nm OSC S/D contacts Gate overlapped region, A gate OSC island Device channel region

11 Attrezzature di laboratorio B1500 high resolution (0.5  V, 1 fA) Ordinate probes per probe station Ordinato un dimostratore per un banco di test per transistor. Un ulteriore strumento di precisione va acquistato a breve (LCR meter)

12 Cosa abbiamo ora

13 Dove siamo? La collaborazione e’ finalmente partita. Si e’ formato un legame con il CNR. Noi stiamo attrezzando il laboratorio. Primi transistor organici sono gia’ arrivati a Roma3 su supporto flessibile e stampabili. Lavoro di studio e caratterizzazione iniziera’ a breve.

14 Back up slides

15 WP1 (leader M. Muccini) Modellizzazione delle proprietà strutturali di interfaccia Sintesi e purificazione dei semiconduttori organici e dei substrati Realizzazione e funzionalizzazione di barriere dielettriche e di strati organici Caratterizzazione morfologica, ottica ed elettronica Caratterizzazione delle interfacce (ossido/organico, metallo/organico) Modellizzazione del trasporto elettronico e termico attraverso interfacce Fabbricazione e caratterizzazione di OFET a bassa tensione di lavoro su substrati rigidi e flessibili Fabbricazione di circuiti integrati

16 WP2 (leader P. Branchini) Caratterizzazione statica degli OFET Caratterizzazione dinamica degli OFET ed estrazione dei modelli SPICE Analisi e modeling dei fenomeni di deriva e di invecchiamento (bias stress, isteresi, effetti ambientali) Amplificatori con OFET discreti: misura di guadagno, banda e rumore; confronto con modelli teorici e simulazioni Progettazione back-end di circuiti integrati: regole del layout ed estrazione dei modelli SPICE delle interconnessioni Progettazione front-end e caratterizzazione dinamica di circuiti integrati analogici: specchi di corrente, amplificatori cascode e differenziali Progettazione front-end e caratterizzazione dinamica di celle digitali: inverter CMOS, buffer, porte logiche, flip-flop Interfacciamento di circuiti organici con sensori e sistemi di acquisizione dati

17 GRAZIE PER L’ATTENZIONE

18 Experimental results: C-V, C-  The accumulation capacitance is well below the expected value assuming that all the semiconductor area overlapped by the gate follows the AC signal (C 0 = C ins A gate with C ins =  ins  0 /t ins ) C0C0

19 Elettronica Organica I primi prodotti (giochi o ebook) sono apparsi sul mercato nel 2006. Altri tipi di prodotti (telefoni cellulari con display avvolgibile, celle solari flessibili, cartellini a radiofrequenza) entreranno sul mercato a breve termine L’elettronica organica sta muovendosi molto velocemente dalla ricerca verso la produzione industriale

20 G (V g )=channel sheet conductance Small Signal (AC) Non-Quasi-Static Capacitance Model Contacts on the two sides (source/drain potential as boundary condition) Contact only on one side, the other is floating (boundary contition zero current) S/D contacts overlap capacitance Source Drain Gate The device was divided into different regions and the admittance of each region was evaluated according to a transmission line approach with appropriate boundary conditions