CHIPX65 Sviluppo di un pixel chip innovativo in tecnologia CMOS 65nm per altissimi flussi di particelle e radiazione agli esperimenti di HL_LHC e futuri.

Presentazione sul tema: "CHIPX65 Sviluppo di un pixel chip innovativo in tecnologia CMOS 65nm per altissimi flussi di particelle e radiazione agli esperimenti di HL_LHC e futuri."— Transcript della presentazione:

1 CHIPX65 Sviluppo di un pixel chip innovativo in tecnologia CMOS 65nm per altissimi flussi di particelle e radiazione agli esperimenti di HL_LHC e futuri collider di nuova generazione

2 Motivazioni e background Fondamentale importanza rivelatori a pixel in esperimenti HEP A HL-LHC servono - pixel più piccoli per risolvere tracce in jet adronici - altissimo rate di lettura (1-2 GHz/cm2 di pixel colpiti) - resistenza a 10 MGy, 10^16 n/cm2 Tecnologia CMOS 65 nm (mai usata in HEP) RD53 approvato: 9 istituzioni di ATLAS + 7 di CMS + CERN 6 gruppi in Italia (Bari, Bergamo-Pavia, Padova, Perugia, Pisa, Torino) + X

3

4

5 WP1 Radiation Hardness Responsabile da definire Descrizione puntuale delle attività previste: Qualifica delle tecnologia sino a 10 MGy TID, 1016n.eq./cm2 Milestone/Deliverables PADOVA (Paccagnella ?) WP2 Elettronica Digitale Responsabile da definire Descrizione puntuale delle attività previste: Sviluppo architettura digitale e di tool di disegno e verifica per un IC con ~5 10 8 transistor Milestone/Deliverables WP3 Elettronica Analogica Responsabile da definire Descrizione puntuale delle attività previste Sviluppo e confronto di diverse architetture dell'elettronica di very front end e di elettronica analogica in generale. Tecniche di ToT, ADC per la misura della carica. Milestone/Deliverables WP4 Chip Integration Responsabile da definire Descrizione puntuale delle attività previste Integrazione dei vari singoli compontenti in un chip completo. Metodologia di disegno e verifica, integrazione di elettronica analogica nel chip digitale. Milestone/Deliverables PADOVA

6 Sviluppo temporale 2014 disegno, sottomissione, test di IP blocks analogici e digitali 2015 qualifica radiation hardness della tecnologia design methodology & verification of high dense IC ottimizzazione architettura digitale architettura del very front-end analogico 2016 integrazione elettronica analogica power & clock distribution primo prototipo con architettura semplificata

7 Budget(sui 3 anni) – 4 sottomissioni MWP (2014, 2x2015,2016) 300 ke – Studi radiation hardness 75 – Prototipo (2016) 200-300 – Elettronica per test 75 – Missioni 60

8

9

10 Interessi di Padova Strategie per aumento resistenza alle radiazioni Misura SEE rates Disegno di IP blocks analogici

11 Partecipazione di Padova In CMS J. Wyss 30 % L. Silvestrin 30% A. Candelori 30% A. Paccagnella 30% A. Neviani 20% M. Bagatin 20% L. Ding 20% In CHIPX65 D. Bisello 30% P. Giubilato 30% A. Paccagnella 40% A. Neviani 30% M. Bagatin 30% L. Ding 30%

12 Servizi Piena funzionalità linea di irraggiamento SIRAD ai LNL Assistenza nelle misure elettriche in laboratorio Preparazione di boards per misure ed irraggiamenti Richieste: 9 m/u LOE 2 m/u OM