Lezione XXII Componenti passivi.  Il motivo per cui i circuiti analogici sfruttano le nuove tecnologie con due (o più) anni di ritardo risiede soltanto.

Presentazione sul tema: "Lezione XXII Componenti passivi.  Il motivo per cui i circuiti analogici sfruttano le nuove tecnologie con due (o più) anni di ritardo risiede soltanto."— Transcript della presentazione:

1 Lezione XXII Componenti passivi

2  Il motivo per cui i circuiti analogici sfruttano le nuove tecnologie con due (o più) anni di ritardo risiede soltanto nella mancanza di componenti passivi affidabili in ogni nuovo processo CMOS  Il compromesso che ha davanti il progettista è tra scegliere la nuova tecnologia CMOS senza componenti passivi, oppure accontentarsi della vecchia tecnologia con componenti passivi migliori ma con dispositivi attivi più lenti

3 Resistori  In processi CMOS “costosi” è presente uno step di deposizione di uno stato ad elevata conducibilità (TiSi etc.) al di sopra del poly.  Se abbiamo la possibilità di mascherare questo layer in modo da scoprire il polysilicio avremo ottenuto un resistore di poly contattabile alle estremità sul materiale più conduttivo  I resistori così realizzati presentano valori di R □ nell’ordine di 50-500Ω e capacità parassite di circa 100 aF/μm 2  Se non sono presenti i siliciuri si possono utilizzare le n-well che però soffrono di capacità parassite assai maggiori Silicide Block Substrate

4 Resistori (2)  Se è necessario realizzare resistori di grande valore ohmico è preferibile realizzare un numero sufficiente di resistori posizionati in parallelo e connetterli a serpentina

5 Riepilogo  Doped poly with TiSi mask: 50-500Ω/□  Silicided poly: 1-5 Ω/□  N-well: 600-800 Ω/□  S/D diffusioni: 3-5 Ω/□  Metal: 30-70 mΩ/□ (top-bottom)

6 Condensatori  I condensatori sono ormai blocchi fondamentali nel processo CMOS analogico  Le proprietà che si deve tenere sotto controllo sono: Capacità per unità di area (densità) Non linearità (dipendenza C(V)) Resistenza serie Capacità parassita verso il substrato

7 Nel processo CMOS  L’idea è sempre quella di prendere due conduttori tra cui è frapposto uno strato sottile di materiale dielettrico  Abbiamo a disposizione diverse possibilità per realizzare condensatori Tra poly e diffusione Tra poly di primo e secondo livello Tra poly e metal

8 Capacità poly-diffusione  E’ il condensatore più comune e semplice da realizzare in un processo CMOS  Dal momento che il DRAIN e SOURCE del mosfet sono realizzati dopo il poly, è necessaria una maschera aggiuntiva per impiantare la diffusione anche sotto il poly  Dal momento che la giunzione pn varia la sua capacità in funzione della contropolarizzazione, questo tipo di soluzione presente una non- linearità  Inoltre presenta una capacità parassita verso il substrato abbastanza elevata

9 Capacità poly-poly  Nei processi “double-poly” (ad esempio quelli a doppia gate per realizzare dispostivi programmabili tipo EEPROM) si possono realizzare condensatori tra questi due layer  Il risultato non è dissimile da quello che si raggiunge nel caso del condensatore poly-diffusion come linearità e capacità parassita verso il substrato

10 Capacità metal-poly  E’ la migliore soluzione per quel che riguarda la linearità ma anche la più costosa  Il condensatore si realizza ricoprendo di uno strato sottile di ossido il poly silicidato e rimuovendo l’ossido non necessario con un processo di etching selettivo. Alla fine si ricopre tutto con la metal  La capacità parassita è la stessa delle due strutture precedenti

11 Il MOS come condensatore  I processi “full digital” possono non offrire nessuna delle strutture analizzate  E’ necessario allora utilizzare le strutture native senza poter effettuare alcun passo di processo aggiuntivo  In questo caso il semplice MOS può funzionare coma condensatore

12 Struttura P-type n ++ VCVC VCVC + V C - C ch V th

13 Esempio  Disegniamo i condensatori C1 e C2 per ottenere un guadagno di 8 cercando di minimizzare gli errori di processo  Per ottenere A=8 deve essere C1=8C2

14 Layout  I condensatori rossi, tutti in parallelo, formano la capacità C1 mentre C2 si trova al centro  Per garantire condizioni di simmetria analoghe il tutto viene circondato da condensatori “dummy”

15 Diodi  Nel processo CMOS abbiamo a disposizione due tipi di giunzioni pn  La giunzione tra il substrato di tipo p e una diffusione n e una diffusione p all’interno della n-well  Dal momento che tutte le giunzioni verso il substrato devono rimanere inversamente polarizzate il diodo lo realizziamo all’interno della n-well  Anche quest’ultimo però presenta dei problemi (correnti di leakage verso il substrato, accensione del pnp parassita) per cui raramente utilizziamo diodi polarizzati direttamente in un circuito analogico CMOS