3D_SOD Valutazione della proposta da parte dei referees: N. Randazzo – S. Bettarini.

Presentazione sul tema: "3D_SOD Valutazione della proposta da parte dei referees: N. Randazzo – S. Bettarini."— Transcript della presentazione:

1 3D_SOD Valutazione della proposta da parte dei referees: N. Randazzo – S. Bettarini

2 La proposta scientifica I referees concordano sulla valutazione positiva della proposta. Si vuole realizzare: – Saldatura mediante grafitizzazione laser superficiale FE/MAPS CMOS  diamante – Realizzazione (laser) elettrodi 3D nel bulk di diamante Individuano la necessita’ di fornire entro il primo anno i risultati su due tests fondamentali, come condizione necessaria per proseguire l’R&D: 1.Saldatura di un RAPS03 assottigliato ( 10^14 cm-2) 2.Realizzazione elettrodi 3D su diamante pC e caratterizzazione della efficienza della raccolta di carica vs. bias (LV): i grani del pC rendono possibile questo approccio? Il diamante pC e’ essenziale per poter raggiungere dimensioni di diversi cm2 di rivelatore, non realizzabili con sC, previste per l’applicazione (layer interno tracciatori HEP)

3 Osservazioni La proposta si basa sulle competenze ed i risultati ottenuti da: CHIPSODIA (Gr.V) DIAPIX (Gr.V) AIDA WP/6 La proposta prevede la collaborazione con: il LENS (FI:tra i proponenti) per la grafitizzazione l’IIT(Ge) per i TVS (in divenire una convenzione IIT-INFN) Come sempre si raccomanda di formalizzare il piu’ possibile la collaborazione, per un giusto riconoscimento degli achievements tecnologici che si raggiungono. Appare congrua la suddivisione delle responsabilita’/expertise tra I 2 WP: SOD: wp1  resp. Perugia GRA: wp2  resp. Firenze La sperimentazione su dispositivi commerciali (RAM, BSI di Micron/L-Foundries) e’ prematura. Importante: impiegare forze sui test di irraggiamento per caratterizzare il danno di volume (sul residuo di substrato CMOS) e di superficie (interfaccia Si-diamante).

4 Limiti attuali 1.La saldatura per compressione (80MPa) + impulsi Laser e’ applicata (con efficienza 2/3) su piccole superfici (5x5 mm2). La scalabilita’ a chip piu’ grandi (reticolo cmos: 20x20 mm2) e’ non banale. 1.Laser-drilling IIT: I TSV hanno dimensioni minime 50/110 um (diametro/pitch), sufficienti per le applicazioni che interessano IIT (biologia) e per connettere il chip di Bari 250x250 um2, ma un ordine di grandezza sopra alle tecnologie standard (DRIE) utilizzate in micro- elettronica.