Tesi di Laurea in Ingegneria Elettronica Progetto, caratterizzazione e realizzazione di un sintetizzatore di frequenza basato su un approssimatore in logica.

Presentazione sul tema: "Tesi di Laurea in Ingegneria Elettronica Progetto, caratterizzazione e realizzazione di un sintetizzatore di frequenza basato su un approssimatore in logica."— Transcript della presentazione:

1 Tesi di Laurea in Ingegneria Elettronica Progetto, caratterizzazione e realizzazione di un sintetizzatore di frequenza basato su un approssimatore in logica fuzzy.

2 LAUREANDO: Ettore Del Buono RELATORE: Prof. M. Salmeri CORRELATORE: Ing. A. Mencattini CORRELATORE: Prof. S. Bertazzoni

3 Sommario Caratteristiche generali di un sistema digitale di sintesi di frequenza. Architetture e tecniche di ottimizzazione. Stima di funzioni in logica fuzzy ed ottimizzazione dei parametri. Simulazione di un DDS. Prestazioni nel dominio del tempo e della frequenza. Descrizione strutturale dello stimatore fuzzy. Confronto delle prestazioni e conclusioni.

4 Direct Digital Synthesizers Vantaggi: 1.Segnali sinusoidali su un ampio range di frequenza. 2.Alta purezza spettrale. 3.Velocità di commutazione. 4.Elevata risoluzione.

5 Schema a Blocchi di un Sintetizzatore Digitale Diretto

6 Uscite dei diversi stadi di un DDS

7 Armoniche spurie nello spettro di uscita Troncamento della phase word. Quantizzazione dell’ ampiezza. Precisione finita dei campioni memorizzati. Distorsione dovuta alla compressione della sinusoide. Imperfezioni del DAC. Rumore di fase del clock.

8 Implementazione della funzione seno Read Only Memory (Look Up Table). Architettura Sunderland. Metodo Nicholas. Sviluppo in serie di Taylor. Algoritmo Cordic. Architettura di riferimento: LUT Elevata dimensione e dissipazione di potenza. Bassa velocità di funzionamento e costi elevati.

9 Simmetria della funzione seno

10 Uscita Accumulatore a 5 bits

11 Passaggio da N ad (N-2) bits Complemento ad uno

12 Conversione fase / ampiezza Sinusoide rettificata a (B-1) bits

13 Conversione fase / ampiezza Sinusoide a B bits

14 Algoritmo di differenza seno/fase

15 Architettura SUNDERLAND

16 Architettura NICHOLAS

17 Sviluppo in serie di TAYLOR

18 Algoritmo CORDIC Equazioni di rotazione di un vettore :

19 Algoritmo CORDIC Espressione semplificata : Espressione iterativa : (con d=±1 e K=cost) Angolo totale dopo n iterazioni : Passo i-esimo per raggiungere la rotazione totale :

20 Approssimazione di funzioni in logica fuzzy Sistema fuzzy SUGENO di ordine 0 f: Target Function

21 Funzioni di Appartenenza

22 Variabilità dei pesi

23 Approssimazione della funzione sinusoidale y=f(x)=sin(πx/2) Continuità della derivata : Vincolo sui pesi k :

24 Approssimazione lineare a tratti con un sistema fuzzy Sugeno di ordine 0

25 Dettaglio Sugeno ordine zero

26 Sistemi fuzzy SUGENO di ordine n Caso n = 1, condizione per l’ uguaglianza tra la derivata della F(x) e della f(x) nei punti caratteristici :

27 Sistema fuzzy Sugeno ordine 1

28 Sistemi fuzzy SUGENO modificati Approssimazione con derivata non nulla in x = 1 : Memorizzazione della funzione :

29 Comportamento spettrale Coefficienti di Fourier :

30 Parametri di errore Massimo errore assoluto. Errore medio assoluto. Errore medio relativo. Errore quadratico medio. RSS spurious (Root Sum Square of spurious power). SFDR (Spurious Free Dynamic Range).

31 Vincoli sui pesi delle MFs 1.Approssimazione lineare a tratti (NFS). 2.Approssimazione a derivata non continua. 3.Approssimazione a derivata parzialmente continua. 4.Approssimazione a derivata totalmente continua.

32 Errore medio assoluto vs. α 0

33 RSS spurious vs. α 0

34 SFDR vs. α 0

35 Risultati delle simulazioni

36 Implementazione dell’ approssimatore fuzzy in virgola fissa Funzione approssimante Diagramma a blocchi Normalizzazione dei coefficienti nel rispetto del range di x ed y e quantizzazione.

37 Prestazioni nel dominio del tempo Errore assoluto -- Errore di quantizzazione

38 Prestazioni nel dominio della frequenza RSSspurious Rapporto Segnale Rumore Varianza del rumore

39 SNR (dB) di un NNFS a 7 punti vs. numero di bit

40 SNR (dB) sinusoide teorica vs. numero di bit

41 Differenza SNR sinusoide teorica / NNFS a 7 punti

42 Programma di simulazione in Matlab 1.Rumore di quantizzazione. 2.Confronto conversione fase – ampiezza con NNFS e ROM. 3.Andamento dei parametri SFDR ed RSS al variare del numero di bit di fase ed ampiezza. 4.Analisi di alcune configurazioni particolari.

43 Interfaccia utente Tuning number F. Driving frequency F V. Accumulator width N. Phase Truncation P. Phase Offset Poff. Amplitude bits B. Amplitude offset Aoff.

44 Funzionamento del programma Acquisizione dei dati dall’ interfaccia grafica. Generazione di un periodo della fase. Troncamento di fase. Conversione fase – ampiezza. Quantizzazione dell’ ampiezza. Determinazione dello spettro di potenza. Calcolo dei parametri SFDR e RSS spurious. Visualizzazione dei dati nel dominio del tempo e della frequenza.

45 Offset di fase ed ampiezza

46 Rumore di quantizzazione Bit di fase = 17

47 Confronto NNFS - ROM N = 18 P = 14 B = 12 N = 32 P = 12 B = 10

48 SFDR (dBc) della funzione fuzzy vs. numero di bit

49 Confronto con altre architetture SFDR = -81.60 dBc

50 Configurazioni particolari N = 12 B = 11 N = 16 B = 13

51 Architettura Accumulatore

52 Full- Adder a 4 bits

53 Sintesi e simulazione FPGA ALTERA FLEX 6016QC208-3 SFDR = -81.5 dBc

54 CONFRONTO NNFS - ROM

55 NNFS F=16

56 NNFS F=32

57 NNFS F=64

58 NNFS F=128

59 NNFS F=256

60 NNFS F=512

61 NNFS F=1024

62 NNFS F=2048

63 NNFS F=4096

64 NNFS F=8192

65 ROM F=16

66 ROM F=32

67 ROM F=64

68 ROM F=128

69 ROM F=256

70 ROM F=512

71 ROM F=1024

72 ROM F=2048

73 ROM F=4096

74 ROM F=8192

75 RUMORE DI QUANTIZZAZIONE

76 Bit Ampiezza = 6

77 Bit Ampiezza = 8

78 Bit Ampiezza = 10

79 Bit Ampiezza = 12

80 Bit Ampiezza = 14

81 Bit Ampiezza = 16

82 Bit Ampiezza = 18

83 Bit Ampiezza = 20

84 Bit Ampiezza = 22

85 Ringraziamenti Prof. Marcello Salmeri