Sistemi di acquisizione e distribuzione dati

Presentazione sul tema: "Sistemi di acquisizione e distribuzione dati"— Transcript della presentazione:

1 Sistemi di acquisizione e distribuzione dati

2 Sistemi per l’acquisizione e la distribuzione dei dati
Sono sistemi per la conversione D/A e A/D di tipo multicanale. Trovano impiego in applicazioni di misura (che elaborano segnali raccolti da più sensori, li convertono in A/D e li elaborano al calcolatore), di controllo (con architettura retroazionata per il controllo di un processo) e telecomunicazioni.

3 Sistemi per l’acquisizione e la distribuzione dei dati
Vi è poi una categoria mista, sistemi di telecontrollo, che si avvale delle architetture per il controllo automatico dei processi e di quelle per la comunicazione, essendo processo e sistema di controllo posti a distanza.

4 Sistemi di acquisizione dati
In generale un sistema di acquisizione dati è costituito da trasduttori (che trasformano una grandezza fisica in una elettrica, amplificatori (col compito di adattare la dinamica del segnale fornito dal trasduttore), filtri passa basso (o LPF, per limitare la banda del segnale all’uscita del trasduttore riducendo così il rumore ed evitando l’aliasing), multiplexer analogico (o AMUX, col compito di commutare uno degli ingressi sull’unica linea d’uscita), buffer per il disaccoppiamento (per adattare ciascun segnale di ingresso alla dinamica d’ingresso del convertitore A/D), filtro passa-basso (o LPF2, per ridurre la potenza di rumore sul segnale analogico limitandone la banda), Sample & Hold e convertitore A/D.

5 La multiplazione Il compito dell’AMUX è quello di commutare sull’unica linea d’uscita uno dei 2m ingressi analogici impiegando una parola di m bit per la selezione. La sezione digitale è costituita da un registro nel quale è memorizzato il canale attivo e da un’opportuna logica di decodifica che consente la commutazione sull’unica linea d’uscita dell’ingresso desiderato. La sezione analogica è costituita da interruttori analogici bidirezionali realizzati con tecnologia CMOS.

6 Temporizzazione di un sistema di acquisizione dati
La figura illustra il diagramma temporale di un sistema di acquisizione dati. L’acquisizione e la conversione di un singolo campione analogico avviene secondo l’algoritmo: - l’AMUX e il buffer PGA devono essere configurati opportunamente per fornire al S&H il segnale corretto; il S&H effettua il campionamento e mantiene il segnale per tutto il tempo di conversione; l’A/D fornisce in uscita la stringa di bit corrispondente al valore assunto dal campione. Il processo di conversione può essere strutturato secondo un approccio di tipo pipeline al fine di evitare tempi morti: durante tconv è possibile configurare AMUX e PGA per il canale successivo; terminata la conversione è possibile, durante il tempo in cui viene resa disponibile la parola di uscita, effettuare il campionamento del segnale di ingresso del canale successivo, di durata tacq.

7 Temporizzazione di un sistema di acquisizione dati
Per il corretto funzionamento del sistema occorre che risulti: Se, come in genere succede: Si può porre: I singoli canali verranno campionati a frequenza: E, affinché ciascun canale soddisfi il teorema del campionamento:

8 Il filtraggio Il filtro LPF ha lo scopo principale di limitare la banda del segnale all’ingresso dell’AMUX. Ciò per evitare il fenomeno dell’aliasing in seguito al campionamento. La frequenza di taglio di ciascun filtro non dovrà superare: E’ anche possibile realizzare filtri con frequenze di taglio diverse. LPF2 ha lo scopo di ridurre il rumore lungo la catena di acquisizione, limitando la banda dei segnali che giungono in ingresso all’ADC.

9 LPF2 Lo scopo è quello di ridurre il rumore alle alte frequenze in ingresso al S&H. L’uscita dell’AMUX può presentare variazioni estremamente ampie e brusche durante la transizione da un canale ad un altro: il caso peggiore è quando un canale presenta una tensione pari al fondo scala positivo ed il successivo una tensione pari al fondo scala negativo. In tali condizioni si avrà una transizione brusca tra i due valori di fondo scala. E quando tale transizione viene filtrata la sua durata aumenta in funzione della frequenza di taglio del filtro stesso. Ci si deve accertare, pertanto, che la durata del transitorio risultante dal filtraggio non superi TC: diversamente la tensione in ingresso al S&H non avrà il tempo di assestarsi al valore di regime e si introdurrà un errore nel valore convertito. La soglia di errore dipende dal numero di bit del convertitore.

10 Esempio Un sistema di acquisizione con 8 linee di ingresso impiega un ADC a 12 bit che opera alla frequenza di campionamento di 100 kHz. Determinare la frequenza di taglio di LPF e di LPF2. Dalla tabella, in corrispondenza di 12 bit, risulta:

11 Il rumore termico o rumore bianco
Si può dimostrare che il quadrato del valore efficace della tensione di rumore vale: Dove K è la costante di Boltzman (1,38·10-23 J/K), T è la temperatura assoluta espressa in kelvin, R la resistenza del resistore e B la larghezza di banda in cui il rumore viene considerato. Inoltre, rappresentando il resistore rumoroso come un resistore ideale di valore R ed un generatore di tensione Vn in serie, si ha che la massima potenza che esso può fornire vale: Si definisce, inoltre, densità spettrale di potenza del rumore:

12 Sistemi di acquisizione dati integrati
Nel panorama dei circuiti integrati dedicati all’acquisizione dati viene qui presentato l’AD7908. E’ un ADC ad approssimazioni successive a 8 bit, con 8 ingressi analogici selezionabili singolarmente o programmabili con un sequencer. La massima frequenza di conversione è di 1 MHz. Al termine del processo di conversione l’integrato produce una sequenza di bit così strutturata: 1 bit di start (valore 0) 3 bit che indicano il canale dal quale proviene il campione analogico convertito 8 biti che costituiscono il dato vero e proprio 4 bit di coda (il valore è 0 per tutti). L’uscita digitale è sincronizzata sul fronte di discesa del segnale SCLK. I bit vengono forniti dal più significativo.

13 L’AD7908 L’integrato possiede un registro di configurazione, CONTROL REGISTER, che consente di impostare la modalità di funzionamento del dispositivo. Il contenuto di questo registro è inserito attraverso l’ingresso DIN (con caricamento seriale sincronizzato sul fronte di discesa di SCLK). I 12 bit vengono acquisiti nei 12 cicli di clock durante i quali il risultato della conversione precedente viene reso disponibile sulla linea DOUT, e si riferiscono alla conversione successiva. La struttura del registro è mostrata in figura. I bit ADD2, ADD1 e ADD0 permettono di selezionare il canale di ingresso da convertire. I bit PM1 e PM0 permettono di gestire le alimentazioni dell’integrato. Il bit RANGE consente di stabilire la dinamica dei segnali di ingresso [0 V, REFIN] oppure [0 V, 2 REFIN]. Il bit CODING permette di stabilire se l’uscita si deve presentare in complemento a 2 (0) o in binario naturale (1).

14 L’AD7908 I bit PM1 e PM0 permettono di gestire le alimentazioni dell’integrato.

15 L’AD7908 I bit SEQ, SHADOW consentono di determinare le modalità di selezione del canale di ingresso.