Scaricare la presentazione
PubblicatoGiuliano Cenci Modificato 9 anni fa
1
Corso di recupero di Fondamenti di Elettronica – Università di Palermo
CIRCUITI SEQUENZIALI Corso di recupero di Fondamenti di Elettronica – Università di Palermo A.A
2
Reti sequenziali × rete asincrona sincronismo
3
Sincronismo level triggered edge triggered PET NET
4
Latch SR
5
Latch a porte NOR S = R = 0 Qn = 1
6
Latch a porte NOR S = 0, R = 1
7
Latch a porte NOR S = 1, R = 0
8
Latch a porte NOR S = R = 1 1 1
9
Latch a porte NOR
10
Latch con abilitazione
“gating” o “strobe”
11
Interruttore anti-rimbalzo
S = 1, R = 0 Q = 0 Q = 1 S = 0, R = 0 S = 0, R = 1
12
Flip-flop SR, D, JK, T Multivibratori bistabili edge-triggered
pulse-triggered (master-slave) SR, D, JK, T
13
Flip-flop SR latch SR di tipo sincrono × ×
14
Flip-flop PET
15
Flip-flop PET
16
Flip-flop Master-Slave
17
Flip-flop con ingressi di preassegnazione
18
Flip-flop JK
19
Flip-flop JK
20
Flip-flop D
21
Flip-flop T (toggle)
22
Flip-flop integrati
23
Registri a scorrimento
D C B A
24
Registri SISO e SIPO
25
Registri PIPO e PISO parallel enable
26
Registro universale 74194 caricamento vs. destra caricamento parallelo
caricamento vs. sinistra clock inibito
28
Contatori up/down sincroni e asincroni divisori di frequenza
con caricamento (LOAD) binari e non
29
divisori di frequenza (per 2n)
Contatori asincroni divisori di frequenza (per 2n) TCK ≥ n∙tp T Ck Q 1
30
Contatore binario indietro
31
Contatore asincrono non binario (modulo 5)
spike
32
Contatori sincroni clock applicato simultaneamente a tutti i flip-flop
i bit di uscita commutano contemporaneamente assenza di spike indesiderati la massima frequenza di funzionamento aumenta
33
Contatore sincrono (modulo 8)
T3 = Q1∙ Q2 T1 = 1 T2 = Q1 Per n bit (n – 2) porte AND TCK ≥ (n - 2) ∙ tp2 + tpl AND F.F.
34
Contatori sincroni: propagazione del comando
in serie in parallelo
35
Contatori integrati: 7490 asincrono
36
Contatori integrati: 7492 e 7493
Presentazioni simili
© 2024 SlidePlayer.it Inc.
All rights reserved.