A.S.E.20.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 20 Flip - Flop J – K Master – SlaveFlip - Flop J – K Master – Slave Soluzione alternativaSoluzione.

Presentazione sul tema: "A.S.E.20.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 20 Flip - Flop J – K Master – SlaveFlip - Flop J – K Master – Slave Soluzione alternativaSoluzione."— Transcript della presentazione:

1 A.S.E.20.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 20 Flip - Flop J – K Master – SlaveFlip - Flop J – K Master – Slave Soluzione alternativaSoluzione alternativa Flip - Flop T (TOGGLE)Flip - Flop T (TOGGLE) Contatore modulo 2 NContatore modulo 2 N Flip – Flop D con Clear e PresetFlip – Flop D con Clear e Preset

2 A.S.E.20.2 Richiami Clock a due fasiClock a due fasi Descrizione del Flip Flop R-S Master - SlaveDescrizione del Flip Flop R-S Master - Slave Flip - Flop R-S edge-triggeredFlip - Flop R-S edge-triggered Flip – Flop D trasparenteFlip – Flop D trasparente Flip – Flop D edge-triggeredFlip – Flop D edge-triggered

3 A.S.E.20.3 Flip - Flop J – K Master - Slave Tabella di VeritàSchema logicoTabella di VeritàSchema logico CkCkCkCk J Q QQQQK CkJKQ 0XXQ 1XXQ XXQ 00Q 010 101 11 QQQQ S Q Ck  Q R

4 A.S.E.20.4 Forme d’onda Forme d’onda Ck J K t S = J x  Q R = K x Q Q QQ Ck J Q QQQQK S Q Ck Q R

5 A.S.E.20.5 Soluzione alternativa K J QQ Ck Q QMQM QMQM A B C D

6 A.S.E.20.6 Tabella Tabella CkJKAB QMQMQMQM QMQMQMQMCDQQ X0011 QMQMQMQM QMQMQMQM QMQMQMQM QMQMQMQM QMQMQMQM QMQMQMQM 0XX11 QMQMQMQM QMQMQMQM QMQMQMQM QMQMQMQM QMQMQMQM QMQMQMQM 101110110 (0) 0 1 101100111 (1) 1 0 1101110011 (0) 0 1100110110 (1) 1 11101101101 11110011110 K J QQ Ck Q QMQM QMQM A B C D

7 A.S.E.20.7 Flip - Flop T (TOGGLE) Tabella di VeritàSchema logicoTabella di VeritàSchema logico Ck T Q QQQQ CkTQ 0XQ 1XQ XQ 0Q 1 QQQQ S Q Ck  Q R

8 A.S.E.20.8 Forme d’onda Ck T Q Il Flip – Flop T divide per 2 la frequenza del Clock Il Flip – Flop T divide per 2 la frequenza del Clock SimboloSimbolo t T Q Ck

9 A.S.E.20.9 Flip - Flop T altre soluzioni Soluzione 1Soluzione 2Soluzione 1Soluzione 2 D Q Ck D Q Ck Ck T Q Ck Q

10 A.S.E.20.10 Flip – Flop T in cascata T Q Ck T Q Ck T Q Ck T Q Ck Q0Q0Q0Q0 C E Q1Q1Q1Q1 Q2Q2Q2Q2 Q3Q3Q3Q3

11 A.S.E.20.11 Forme d’onda C E Q0Q0 t Q1Q1 Q2Q2 Q3Q3 0 1 2 3 4 5 6 7 8 9 10

12 A.S.E.20.12 Contatore modulo 2 N con riporto seriale Sequenza di uscitaSequenza di uscita NQ3Q2Q1Q0 00000 10001 20010 30011 40100 50101 60110 70111 81000 91001 101010 111011 121100 131101 141110 151111 160000

13 A.S.E.20.13 Problema del riporto seriale Forme d’ondaForme d’onda C T Q0Q0 t Q1Q1 Q2Q2 Q3Q3 1 5 15 14 12 8 0

14 A.S.E.20.14 Osservazioini Il Flip-Flop D edge triggered elemento base delle reti sincronizzateIl Flip-Flop D edge triggered elemento base delle reti sincronizzate Non è possibile prevedere il valore dell’uscita del Flip –Flop all’accensioneNon è possibile prevedere il valore dell’uscita del Flip –Flop all’accensione Può essere necessario inizializzare il sistema anche durante il normale funzionamentoPuò essere necessario inizializzare il sistema anche durante il normale funzionamento L’inizzializzazione può richiedere il caricamento di un particolare valoreL’inizzializzazione può richiedere il caricamento di un particolare valore L’inizializzazione deve essere indipendente dai fronti del Clock (asincrona)L’inizializzazione deve essere indipendente dai fronti del Clock (asincrona)

15 A.S.E.20.15 Flip – Flop D (Edge Triggered) con CLEAR & PRESET asincroni Q D Ck Clear 11 22 Preset D Ck Q Preset Clear

16 A.S.E.20.16 Verifica Pr = 0, Ck = 1 Q D Ck Clear 11 22 Preset 0 1 0 0 1 1 1 0 X

17 A.S.E.20.17 Verifica Pr = 0, Ck = 0, D = 1 Q D Ck Clear 11 22 Preset 0 1 0 1 1 1 0 0 1 1

18 A.S.E.20.18 Verifica Pr = 0, Ck = 0, D = 0 Q D Ck Clear 11 22 Preset 0 1 1 1 1 1 0 0 0 0 1

19 A.S.E.20.19 Registro a scorrimento (shift register) Serial In Serial Out (SISO)Serial In Serial Out (SISO) In Ck Out D Q Ck D Q Ck D Q Ck D Q Ck In Out 0 1 2 3 4 t

20 A.S.E.20.20 Registro a scorrimento 2 Serial In Parallel Out (SIPO)Serial In Parallel Out (SIPO) In Ck Out D Q Ck D Q Ck D Q Ck D Q Ck Q0Q0 In Out 0 1 2 3 4 t Q3Q3 Q2Q2 Q1Q1 Q0Q0 Q3Q3 Q2Q2 Q1Q1 1101 1 1 0 1

21 A.S.E.20.21 Registro a scorrimento 3 Parallel In Serial Out (PISO)Parallel In Serial Out (PISO) Clear Out Load Pr D Q Ck Cl Pr D Q Ck Cl Pr D Q Ck Cl Pr D Q Ck Cl Ck

22 A.S.E.20.22 Registro a scorrimento 4 Parallel In Parallel Out (PIPO)Parallel In Parallel Out (PIPO) Clear Out Load Pr D Q Ck Cl Pr D Q Ck Cl Pr D Q Ck Cl Pr D Q Ck Cl Ck

23 A.S.E.20.23 Registro di sincronizzazione PIPO Ver. 2PIPO Ver. 2 In Ck D Q Ck D Q Ck D Q Ck D Q Ck Q3Q3 Q2Q2 Q1Q1 Q0Q0

24 A.S.E.20.24 CONCLUSIONI Flip - Flop J – K Master – SlaveFlip - Flop J – K Master – Slave Soluzione alternativaSoluzione alternativa Flip - Flop T (TOGGLE)Flip - Flop T (TOGGLE) Contatore modulo 2 NContatore modulo 2 N Flip – Flop D con Clear e PresetFlip – Flop D con Clear e Preset