Scaricare la presentazione
La presentazione è in caricamento. Aspetta per favore
1
Sistemi Elettronici Programmabili3-1 FPGA Sistemi Elettronici Programmabili
2
3-2 FPGA: Architettura
3
Sistemi Elettronici Programmabili3-3 FPGA: Logic Element (Block)
4
Sistemi Elettronici Programmabili3-4 FPGA: LUT – Look Up Table (2 Ingressi)
5
Sistemi Elettronici Programmabili3-5 FPGA LUT 2 INGRESSI NOTA L’esempio è una LUT a due ingressi e quattro bit di memoria. In ogni cella di memoria si può inserire il valore di una funzione di 2 bit – OR, AND, NOR, NAND, XOR, …- in funzione degli ingressi. Al momento del funzionamento IN [0,1] sceglie la cella di memoria – i quattro FF D – corrispondenti alla funzione desiderata
6
Sistemi Elettronici Programmabili3-6 FPGA: Programmazione
7
Sistemi Elettronici Programmabili3-7 FPGA: Programmazione (2)
8
Sistemi Elettronici Programmabili3-8 FPGA: LUT
9
Sistemi Elettronici Programmabili3-9 FPGA: Routing (VRC)
10
Sistemi Elettronici Programmabili3-10 FPGA: Routing (IM)
11
Sistemi Elettronici Programmabili3-11 FPGA: Programmazione (2)
12
Sistemi Elettronici Programmabili3-12 FPGA: Market SRAM Based Fuse Based
13
Sistemi Elettronici Programmabili3-13 FPGA: Logic Element (Block) - ALTERA
14
Sistemi Elettronici Programmabili3-14 ALTERA – Stratix: Architecture
15
Sistemi Elettronici Programmabili3-15 Stratix: Logic Array Blocks 10 LEs per Logic Array Block (LAB) Local Interconnect Drives LE Inputs LAB-Wide Control Signals LE1 4 4 4 4 4 4 4 4 4 4 Control Signals Local Interconnect LE2 LE3 LE4 LE5 LE6 LE7 LE8 LE9 LE10 Logic Element Logic Array Block
16
Sistemi Elettronici Programmabili3-16 FPGA: Progettazione Descrizione HDL Simulazione IP Library SM Block Diagram Sintesi Place & Route Simulazione Hardware Model Hardware Model Configuration
17
Sistemi Elettronici Programmabili3-17 FPGA: Programmazione (3) FPGA Configuration Device Adapter JTAG Data CTRL FPGA μCμCRAM Decoder Data ADD
Presentazioni simili
