La presentazione è in caricamento. Aspetta per favore

La presentazione è in caricamento. Aspetta per favore

1 Ripple Carry Adder generazione e propagazione del carry, evoluzione delle uscite Corso di Architetture VLSI per l’elaborazione digitale dei segnali Università.

Presentazioni simili


Presentazione sul tema: "1 Ripple Carry Adder generazione e propagazione del carry, evoluzione delle uscite Corso di Architetture VLSI per l’elaborazione digitale dei segnali Università."— Transcript della presentazione:

1 1 Ripple Carry Adder generazione e propagazione del carry, evoluzione delle uscite Corso di Architetture VLSI per l’elaborazione digitale dei segnali Università degli Studi di Pavia Carla Vacchi

2 2 ipotesi 2 t cout > t s > t cout c out,11 a0a0 b0b0 s0s0 c out,0 a1a1 b1b1 s1s1 c out,1 a2a2 b2b2 s2s2 c out,2 a3a3 b3b3 s3s3 c out,3 a4a4 b4b4 s4s4 c out,4 a5a5 b5b5 s5s5 c out,5 a6a6 b6b6 s6s6 c out,6 a7a7 b7b7 s7s7 c out,7 a8a8 b8b8 s8s8 c out,8 a9a9 b9b9 s9s9 c out,9 a 10 b 10 s 10 c out,10 a 11 b 11 s propagazione del carry assestamento del valore del bit di somma generazione del carry Corso di Architetture VLSI per l’elaborazione digitale dei segnali Università degli Studi di Pavia Carla Vacchi Ripple Carry Adder Generazione e propagazione del carry, evoluzione delle uscite

3 3 propagazione del carry c out,11 a0a0 b0b0 0s0s0 c out,0 a1a1 b1b1 s1s1 c out,1 a2a2 b2b2 s2s2 c out,2 a3a3 b3b3 s3s3 c out,3 a4a4 b4b4 s4s4 c out,4 a5a5 b5b5 s5s5 c out,5 a6a6 b6b6 s6s6 c out,6 a7a7 b7b7 s7s7 c out,7 a8a8 b8b8 s8s8 c out,8 a9a9 b9b9 s9s9 c out,9 a 10 b 10 s 10 c out,10 a 11 b 11 s assestamento del valore del bit di somma generazione del carry ipotesi 2 t cout > t s > t cout Corso di Architetture VLSI per l’elaborazione digitale dei segnali Università degli Studi di Pavia Carla Vacchi Ripple Carry Adder Generazione e propagazione del carry, evoluzione delle uscite

4 4 c out,11 propagazione del carry a0a0 b0b0 0 s0s0 c out,0 a1a1 b1b1 s1s1 c out,1 a2a2 b2b2 s2s2 c out,2 a3a3 b3b3 s3s3 c out,3 a4a4 b4b4 s4s4 c out,4 a5a5 b5b5 s5s5 c out,5 a6a6 b6b6 s6s6 c out,6 a7a7 b7b7 s7s7 c out,7 a8a8 b8b8 s8s8 c out,8 a9a9 b9b9 s9s9 c out,9 a 10 b 10 s 10 c out,10 a 11 b 11 s assestamento del valore del bit di somma generazione del carry ipotesi 2 t cout > t s > t cout Corso di Architetture VLSI per l’elaborazione digitale dei segnali Università degli Studi di Pavia Carla Vacchi Ripple Carry Adder Generazione e propagazione del carry, evoluzione delle uscite

5 5 propagazione del carry c out,11 a0a0 b0b0 0 s0s0 c out,0 a1a1 b1b1 s1s1 c out,1 a2a2 b2b2 s2s2 c out,2 a3a3 b3b3 s3s3 c out,3 a4a4 b4b4 s4s4 c out,4 a5a5 b5b5 s5s5 c out,5 a6a6 b6b6 s6s6 c out,6 a7a7 b7b7 s7s7 c out,7 a8a8 b8b8 s8s8 c out,8 a9a9 b9b9 s9s9 c out,9 a 10 b 10 s 10 c out,10 a 11 b 11 s assestamento del valore del bit di somma generazione del carry ipotesi 2 t cout > t s > t cout Corso di Architetture VLSI per l’elaborazione digitale dei segnali Università degli Studi di Pavia Carla Vacchi Ripple Carry Adder Generazione e propagazione del carry, evoluzione delle uscite

6 6 propagazione del carry c out,11 a0a0 b0b0 0 s0s0 c out,0 a1a1 b1b1 s1s1 c out,1 a2a2 b2b2 s2s2 c out,2 a3a3 b3b3 s3s3 c out,3 a4a4 b4b4 s4s4 c out,4 a5a5 b5b5 s5s5 c out,5 a6a6 b6b6 s6s6 c out,6 a7a7 b7b7 s7s7 c out,7 a8a8 b8b8 s8s8 c out,8 a9a9 b9b9 s9s9 c out,9 a 10 b 10 s 10 c out,10 a 11 b 11 s assestamento del valore del bit di somma generazione del carry ipotesi 2 t cout > t s > t cout Corso di Architetture VLSI per l’elaborazione digitale dei segnali Università degli Studi di Pavia Carla Vacchi Ripple Carry Adder Generazione e propagazione del carry, evoluzione delle uscite

7 7 propagazione del carry c out,11 a0a0 b0b0 0s0s0 c out,0 a1a1 b1b1 s1s1 c out,1 a2a2 b2b2 s2s2 c out,2 a3a3 b3b3 s3s3 c out,3 a4a4 b4b4 s4s4 c out,4 a5a5 b5b5 s5s5 c out,5 a6a6 b6b6 s6s6 c out,6 a7a7 b7b7 s7s7 c out,7 a8a8 b8b8 s8s8 c out,8 a9a9 b9b9 s9s9 c out,9 a 10 b 10 s 10 c out,10 a 11 b 11 s assestamento del valore del bit di somma generazione del carry ipotesi 2 t cout > t s > t cout Corso di Architetture VLSI per l’elaborazione digitale dei segnali Università degli Studi di Pavia Carla Vacchi Ripple Carry Adder Generazione e propagazione del carry, evoluzione delle uscite

8 8 propagazione del carry c out,11 a0a0 b0b0 0s0s0 c out,0 a1a1 b1b1 s1s1 c out,1 a2a2 b2b2 s2s2 c out,2 a3a3 b3b3 s3s3 c out,3 a4a4 b4b4 s4s4 c out,4 a5a5 b5b5 s5s5 c out,5 a6a6 b6b6 s6s6 c out,6 a7a7 b7b7 s7s7 c out,7 a8a8 b8b8 s8s8 c out,8 a9a9 b9b9 s9s9 c out,9 a 10 b 10 s 10 c out,10 a 11 b 11 s assestamento del valore del bit di somma generazione del carry ipotesi 2 t cout > t s > t cout Corso di Architetture VLSI per l’elaborazione digitale dei segnali Università degli Studi di Pavia Carla Vacchi Ripple Carry Adder Generazione e propagazione del carry, evoluzione delle uscite

9 9 propagazione del carry c out,11 a0a0 b0b0 0s0s0 c out,0 a1a1 b1b1 s1s1 c out,1 a2a2 b2b2 s2s2 c out,2 a3a3 b3b3 s3s3 c out,3 a4a4 b4b4 s4s4 c out,4 a5a5 b5b5 s5s5 c out,5 a6a6 b6b6 s6s6 c out,6 a7a7 b7b7 s7s7 c out,7 a8a8 b8b8 s8s8 c out,8 a9a9 b9b9 s9s9 c out,9 a 10 b 10 s 10 c out,10 a 11 b 11 s assestamento del valore del bit di somma generazione del carry CASO PESSIMO (WORST CASE) Corso di Architetture VLSI per l’elaborazione digitale dei segnali Università degli Studi di Pavia Carla Vacchi Ripple Carry Adder Generazione e propagazione del carry, evoluzione delle uscite

10 10 propagazione del carry c out,11 a0a0 b0b0 0s0s0 c out,0 a1a1 b1b1 s1s1 c out,1 a2a2 b2b2 s2s2 c out,2 a3a3 b3b3 s3s3 c out,3 a4a4 b4b4 s4s4 c out,4 a5a5 b5b5 s5s5 c out,5 a6a6 b6b6 s6s6 c out,6 a7a7 b7b7 s7s7 c out,7 a8a8 b8b8 s8s8 c out,8 a9a9 b9b9 s9s9 c out,9 a 10 b 10 s 10 c out,10 a 11 b 11 s assestamento del valore del bit di somma generazione del carry CASO PESSIMO (WORST CASE) Corso di Architetture VLSI per l’elaborazione digitale dei segnali Università degli Studi di Pavia Carla Vacchi Ripple Carry Adder Generazione e propagazione del carry, evoluzione delle uscite


Scaricare ppt "1 Ripple Carry Adder generazione e propagazione del carry, evoluzione delle uscite Corso di Architetture VLSI per l’elaborazione digitale dei segnali Università."

Presentazioni simili


Annunci Google