Pixel Status Report G. Darbo - INFN / Genova Roma, 23-24 Giugno 2003 ATLAS: Pixel Status Report Giugno 2003 Giovanni Darbo / INFN-Genova

Presentazione sul tema: "Pixel Status Report G. Darbo - INFN / Genova Roma, 23-24 Giugno 2003 ATLAS: Pixel Status Report Giugno 2003 Giovanni Darbo / INFN-Genova"— Transcript della presentazione:

1 Pixel Status Report G. Darbo - INFN / Genova Roma, 23-24 Giugno 2003 ATLAS: Pixel Status Report Giugno 2003 Giovanni Darbo / INFN-Genova Email: Giovanni.Darbo@ge.infn.it  Stato:  Elettronica: FE-I2 & MCC-I2;  Moduli: bump bonding, assemblaggio, test;  Servizi: Regolatori, optolink, cavi;  Meccanica: assemblaggio rivelatore;  Milestone.  Core. Copia della presentazione: http://www.ge.infn.it/ATLAS/PixelItalia/home.html

2 Pixel Status Report G. Darbo - INFN / Genova Roma, 23-24 Giugno 2003 2 Stato del Rivelatore Optolink - PP0 Per 1/2 modulo Schema data link per un modulo  Sensori:  600 tiles della CiS ricevuti e testati.  La produzione di wafer della Tesla era stata bloccata per verificare la qualità dei sensori post irradiati. Il test eseguito su moduli al PS (maggio/giugno 2003) hanno mostrato che il noise e la corrente di leakage sono completamente comparabili con quelli della CiS.  Optolink  Passato (2/03) FDR degli optolink (optopackage, DORIC, VDC)

3 Pixel Status Report G. Darbo - INFN / Genova Roma, 23-24 Giugno 2003 3 Stato del Rivelatore: Elettronica  Passato FE-I FDR (8-9/10/02) e MCC FDR (10/10/02)  Sottomessi FE-I2 (3/03) e MCC-I2+VDC+DORIC (4/03) in 2 engineering run:  MCC-I2 engineering/production finanziata 4/03  Ricevuti wafer prodotti (FE-I2 il 14/5/03 e MCC-I2 il 6/6/03):  Molte caratteristiche migliorate, ma…  Entrambi i chip hanno un “difetto” che non ne permette l’uso nell’esperimento  modifica e strategia.  Implicazioni sul project plan.

4 Pixel Status Report G. Darbo - INFN / Genova Roma, 23-24 Giugno 2003 4 FE-I2: Migliorie (testate)  Threshold:  Selezionabile con risoluzione di 7 bit in ciascun pixel (FE-I1 = 5 bit) risulata molto lineare, anche i 5 bit di soglia globale funzionano bene.  La dispersione di soglia prima del tuning è 600-700 e (erano 900-1000 e nel FE-I1). Dopo il tuning la dispersione è di 25 e.  Autotune: algoritmo implementato in hardware nel chip impiega 30 sec/modulo (invece di 2 ore tramite elettronica offline: TPLL/TPCC) e dà una dispersione di 50- 100e.  Compensazione Bias  La compensazione del bias funziona bene e corregge le disuniformità del FE-I1.  Circuiti di monitoraggio (nuove implementazioni):  Hit bus scaler per cercare “hot pixel” funziona correttamente;  Circuito per programmare la latenza del self trigger ok.  Irrobustimento SEU:  Trigger FIFO con codifica Hamming, latches a tripla ridondanza, Hit Parity. Funzionano correttamente e andranno misurati in situazione d’alta intensità.  Yield:  Un wafer testato a Bonn ha dato 272/288 (=94%) di chip con tutti i registri funzionanti.

5 Pixel Status Report G. Darbo - INFN / Genova Roma, 23-24 Giugno 2003 5 FE-I2: Bug  Il FE-I2 ha sostituito flip-flop in parti critiche con componenti meno sensibili ad effetti SEU (Single Event Upset), ma molto più grandi (vedi confronto layout FE-I1/I2 dei registri). La distribuzione del clock non è sufficientemente accurata per una regione di alcuni mm.  Clock skew  violazioni di hold time nei shift register  Il FE-I2 funziona correttamente a 1.6 V (ritardi > nei FF, no hold violation)  Modifica (Steering Group)  FE-I2.1: re-routing locale del clock modificando 3 maschere (M2-V2-M3) e usando 6 wafer ancora non metallizzati. Chiesta quotazione IBM (~87 k$).  Simultaneamente ridisegno safe per clock skew  FE-I3.  FE-I2.1: fast, permette debugging  FE-I3: potrebbe essere necessaria. 800 µm

6 Pixel Status Report G. Darbo - INFN / Genova Roma, 23-24 Giugno 2003 6 MCC-I1 vs MCC-I2 No. of transistors: 660 k Dimensions: 6380 x 3980 m 2 No. of transistors: 880 k Dimensions: 6840 x 5140 m 2  Maggiore tolleranza ad effetti di Single Event Upset (SEU): Logica triplicata con decisione a maggioranza in molte parti critiche.  Un SEU bit-flip in un FF del B-Layer ogni ~5÷10 s per MCC-I1 ad LHC. (Ref.: http://www.ge.infn.it/ATLAS/PixelWeek/Presentations/02-10-01_GG_SEU/02-10-01_GG_SEU.pdf)  Correzione di difetti della precedente versione.  Aggiunta di funzionalità sia per debug di sistema che per utilizzo operativo.

7 Pixel Status Report G. Darbo - INFN / Genova Roma, 23-24 Giugno 2003 7 MCC-I2: Bug & Fixation  Nell’MCC-I2 è stato commesso un errore che non permette di leggere le configurazione dei FE chips:  Descrizione: MCC ha 3 modi operativi - Run, Configuration e Play Back. I primi 2 dovevano abilitare gli ingressi dei FE, invece solo Run mode lo fa! Un “if” sbagliato, inserito nella correzione di altri difetti, inserito nella fase finale del disegno e che è “scappato” nella verifica fatta simulando il chip.  Soluzione: Abilitare sempre gli ingressi dei FE. Si può fare tagliando una linea e collegandola a VDD. Questa modifica richiede 1 maschera (M1) e l’utilizzo dei wafer che l’IBM ha tenuto senza processare le metallizzazioni (respin).  Considerazioni:  La modifica porta le specifiche dell’MCC molto vicine a quelle volute.  L’MCC-I2 non ha problemi di timing come il FE-I2: metodologia di disegno -> correzione “tranquilla”.  6 wafer con lo yield misurato su quello testato (85%) sono sufficienti per tutta la produzione di 3 layer.  Il costo ~1/2 di un engineering run (chiesta quotazione all’IBM si stima ~75k$)

8 Pixel Status Report G. Darbo - INFN / Genova Roma, 23-24 Giugno 2003 8 Now optolink and MCC wafer “story” is decoupled (still not in the plan) Can this be anticipated? Nuova Pianificazione: Elettronica

9 Pixel Status Report G. Darbo - INFN / Genova Roma, 23-24 Giugno 2003 9 Strategia FE/MCC, Pianificazione, Costo  Nella nuova pianificazione si considera:  MCC-I2.1 funziona correttamente  FE-I necessita di un nuovo engineering run dopo FE-I2.1  Nuove milestone: FE-I2.1: Sottomissione 4/7/03, Arrivo 11/8/03, Test completo 8/9/03 FE-I3: Sottomissione 2/10/03, Arrivo 26/11/03 (Tempo FE-I3 >> FE-I2.1, FE-I2.1 // FE-I3  LBL +1 ingegnere per timing analysis, sottomissione dopo test MCC-I2.1) MCC-I2.1: Sottomissione 9/7/03, Arrivo 2/9/03, Test completo 11/11/03 Moduli: FE-I3 bump deposition 25/12/03, bare module 18/1/03, module assy/test 16/4/04, 60% moduli ready 5/12/05  La nuova schedula implica un ritardo nella consegna del rivelatore di 2 mesi.  Il costo aggiuntivo INFN (quota INFN = 28.5%): 99 k$  FE-I2.1 = 87 k$ INFN = 25 k$  MCC-I2.1 = 75 k$ INFN = 21 k$  FE-I3 engineering run = 185 k$ INFN = 53 k$  FE-I3 2003 production (48 wafers) = 120 k$ -> INFN 34 k$  Totale 2003 = 99 k$ + 34 k$ = 133 k$

10 Pixel Status Report G. Darbo - INFN / Genova Roma, 23-24 Giugno 2003 10 Preproduction shorter, production longer Xmas! Assumes 4w from wafer delivery 8w turnaround from wafers to dice 2m delay Nuova Pianificazione: Moduli

11 Pixel Status Report G. Darbo - INFN / Genova Roma, 23-24 Giugno 2003 11 Stato del Rivelatore: Moduli e BB  FDR e PRR passati nei mesi scorsi:  Bare Module PRR (12/12/02).  Pixel Module Assembly FDR (13/12/02).  Gara bump bonding è completata:  Permette la realizzazione di 1500 moduli AMS (finanziati INFN) e 600 IZM  Risparmio 65 k€ (+IVA) sulla gara INFN (n.b. il programma 5% ha portato a un prodotto “competitivo”)

12 Pixel Status Report G. Darbo - INFN / Genova Roma, 23-24 Giugno 2003 12 Produzione Moduli: DSM1 Produzione di moduli DSM-1 per:  Verificare capacità di produzione ditte BB (IZM e AMS), e capacità di produzione dei laboratori  Messa a punto e verifica resa di tutto il processo  Qualifica moduli: irraggiamento, cicli termici,…  Moduli per “System Test” di Dischi e Stave.

13 Pixel Status Report G. Darbo - INFN / Genova Roma, 23-24 Giugno 2003 13  Sono state fatte prove con risultati positivi di re-working di moduli bump bondati sia IZM (SnPb) che IZM (In).  Il reworking si dimostra importante per aumentare la resa finale di produzione. Reworked chips Reworking: AMS e IZM Venturi Vacum Pump Z-Axis Pickup tool with load cell Hot plate with Peltier cell X-Y stage Peltier Power supply Motion control IZM reworked Modulo Bonn-5 Tool per reworking In bump (AMS)

14 Pixel Status Report G. Darbo - INFN / Genova Roma, 23-24 Giugno 2003 14 Power Supply “PP2 Box”  Scheda di regolazione con regolatori rad-hard LHC-4913 della ST.  16 canali/scheda (1/2 stave - 7 x DVDD + 7 AVDD + 2 VDD optocard)  Test con 12 m cavo Raydex: analisi spettrale e misure di noise su un modulo.  Test irradiazione moduli al PS: regolatori in zona “calda” connessi a 7 moduli (test di sistema).  In fase di produzione 3 stazioni PP2-box con 4 schede ciascuna per test di sistema su bi-stave (Bonn/GE/LBL).  200 regolatori comprati nel 2002 sono sufficienti per questi prototipi.  Si chiede lo sblocco dei 50+6 k€. L’acquisto di tutti i regolatori necessario per fissare il loro prezzo.

15 Pixel Status Report G. Darbo - INFN / Genova Roma, 23-24 Giugno 2003 15 Standard PS Regulators Non si notano differenze di prestazioni tra alimentatori standard e regolatori ST. 296e noise 302e noise Power Supply “PP2 Box” Test

16 Pixel Status Report G. Darbo - INFN / Genova Roma, 23-24 Giugno 2003 16 Sistema Completo

17 Pixel Status Report G. Darbo - INFN / Genova Roma, 23-24 Giugno 2003 17 Pixel Detector PP1 PP2 PP3 Located on the service platform. Only a preliminary layout exist. Tile Cal Lar Cal Beam Line Muon Chambers Cooling, Signal & Optical Readout Power and HV cables Type II - Twisted Pair Cables (~ 9 meters) Cryostat inner bore (PPF1) Power and HV cables Type III - Twisted Pair Cables (~ 140 meters) PP2 PP2 for cooling Z = 0 Voltage regulation box Routing dei Cavi e Patch Pannels

18 Pixel Status Report G. Darbo - INFN / Genova Roma, 23-24 Giugno 2003 18 Cavi: Schedule, Finaziamenti  La schedula di ATLAS richiede che i cavi all’interno del rivelatore siano pronti per installazione per l’estate 2004 (anticipata di 6 mesi)  La gara e produzione dei cavi di tipo 2 è più lunga di quanto stimato in precedenza (~9 mesi)  Si deve partire nel 2003 invece che il 2004.  Per i cavi di tipo 3 l’Italia contribuisce solo parzialmente:  Il costo aggiuntivo elettronica  richiede verifica ( verrà fatta entro settembre) che i partner dispongano del resto dei fondi nel 2003.

19 Pixel Status Report G. Darbo - INFN / Genova Roma, 23-24 Giugno 2003 19 Assembly e Test del Rivelatore Sono in fase di definizione finale e realizzazione i tools che permetteranno di passare dai singoli stave(/dischi) a doppi stave, half shell, full shell e infine a rivelatore completo (vedi documento ATL-IP-QA-0007):  Assembly & Test FDR + Support Tube PRR (18-19/2/03) BiStave Integration: La procedura di assemblaggio dei 2 stave è una procedura manuale. I tool devono prevenire il possibile contatto tra i due stave.

20 Pixel Status Report G. Darbo - INFN / Genova Roma, 23-24 Giugno 2003 20 Assembly e Test del Rivelatore (2) HSA - Half Shell Assembly Tool  Questo tool permette di montare i bi-stave per realizzare un half shell.  L’half shell può essere ruotata in modo che il bistave in fase di montaggio sia orizzontale.  I servizi sono supportati da 2 estensioni. STT - Shell Transfer Tool  Serve per il montaggio (HSA) e survey dei bi-stave.  Trasporto dell’half shell  Assemblaggio di 2 half shell nel full shell.

21 Pixel Status Report G. Darbo - INFN / Genova Roma, 23-24 Giugno 2003 21 Assembly e Test del Rivelatore (3) ITT - Integration & Testing Tool (Milano)  Questo tool permette l’assemblaggio delle shell e dei dischi del rivelatore.  Il progetto iniziale è stato modificato estendendolo da 7 a 10 metri.  Il progetto presentato alla CSN1 del 6/02 con costo stimato di 37 k€. Finanziati 10 k€ (5/02) + 30 k€ (1/03). Tale somma entra nei C2C.  Il costo ha subito un aumento di ~8 k€ dovuto all’aumento delle funzionalità dello strumento. Si richiede contributo di 5 k€. ITT - Integrazione di:  layer 1 & 2  Disk sectors  B_layer half shells  Barrel frame  Beam pipe  Service pannels

22 Pixel Status Report G. Darbo - INFN / Genova Roma, 23-24 Giugno 2003 22 Meccanica  Primi 9 stave completati (TMT, Omega, tubo in Al, terminali) dalla Playform, misure entro le specifiche.  Robot per il montaggio dei moduli sugli stave in qualificazione a Genova. Altri 2 robot in costruzione a Marsiglia e Wuppertal.

23 Pixel Status Report G. Darbo - INFN / Genova Roma, 23-24 Giugno 2003 23 Test Beam: Programma 2003  Run maggio: misure con fascio con bunch a 25 ns. Risultati in fase d’analisi. Messa in opera DAQ-1. Spostato l’apparato sulla linea del fascio di NA45.  Dal 28/8 fascio ad alta intensità: misure “LHC like”, studio effetti di SEU su elettronica.  Programma SPS allungato di 3 settimane (8-13/09 combined run, 13-20/9 in trattativa per i pixel) Fascio alta intensità Estensione

24 Pixel Status Report G. Darbo - INFN / Genova Roma, 23-24 Giugno 2003 24 Irraggiamento al PS PeriodoProgramma: 1.19-5/4-6Test 7 moduli DSM1 2.23/7-7/8Optoelectronics o MCC-I2 (FE-I2?) 3.20/8-3/9FE-I2.1 asembly 4.8/10-20/10FE-I2 Moduli (high int.beam) 5.NovembreDa definire Test di Maggio:  7 Moduli irraggiati: 4 CiS e 3 Tesla  T = -7º, dose accumulata 30 Mrad.  Correnti di leakage alla fine dell’irraggiamento ~ 1000 µA/modulo (comportamento simile CiS e Tesla)  Moduli sono in fase di caratterizzazione alla fine dell’irraggiamento.  I rivelatori Tesla che nella prima produzione avevano mostrato noise non accettabile sono ora qualificati per la produzione  la produzione può riprendere  Il test compiuto con regolatori ST (LV) e ISEG (HV).

25 Pixel Status Report G. Darbo - INFN / Genova Roma, 23-24 Giugno 2003 25 Produzione Update Meccanica:  Tutte le strutture globali sono state prodotte e hanno passato la qualifica  La produzione di stave è cominciata quest’anno, presto dovremo ricevere il terzo batch di 50 stave Sensori:  CiS ha fornito 617 tiles / 588 buoni (154 caratterizzati a Udine)  Tesla ha fornito 107 tiles / 42 accettati  Produzione riprenderà Flex:  1000 consegnati (ottima qualità), 50 montati con componenti SMD (danneggiati da attacco chimico per pulizia), altri 50 mandati a montare i componenti

26 Pixel Status Report G. Darbo - INFN / Genova Roma, 23-24 Giugno 2003 26 Milestone  Il maggior ritardo è legato all’elettronica DSM2 che si trova sul critical path del rivelatore

27 Pixel Status Report G. Darbo - INFN / Genova Roma, 23-24 Giugno 2003 27 Finanziamenti CORE  La tabella presenta il core assegnato fino ad oggi.  La colonna approvato è la parte restante della gara pluriennale per il BB (ridotto di 65 k€ a gara conclusa).  Lo staging del layer 1 del rivelatore è sottratto (655 k€)  L’IVA non è stata completamente tolta (alcune assegnazioni su item acquistati in Italia includevano l’IVA nel conteggio del CORE)