La presentazione è in caricamento. Aspetta per favore

La presentazione è in caricamento. Aspetta per favore

Politecnico di Milano Implementazione hardware dell algoritmo MD5, tramite EDK, per sistemi riconfigurabili Relatore: Prof. Fabrizio Ferrandi Correlatore:

Presentazioni simili


Presentazione sul tema: "Politecnico di Milano Implementazione hardware dell algoritmo MD5, tramite EDK, per sistemi riconfigurabili Relatore: Prof. Fabrizio Ferrandi Correlatore:"— Transcript della presentazione:

1 Politecnico di Milano Implementazione hardware dell algoritmo MD5, tramite EDK, per sistemi riconfigurabili Relatore: Prof. Fabrizio Ferrandi Correlatore: Ing. Marco Domenico Santambrogio Antonio Canclini Matr. # Maurizio Sala Matr. #659392

2 Antonio Canclini – Maurizio Sala2 Sommario Introduzione: FPGA e introduzione allhashing Descrizione algoritmo MD5 Realizzazione VHDL Importazione in una architettura in EDK – Device driver Prestazioni, test e simulazioni Conclusioni e lavori futuri

3 Antonio Canclini – Maurizio Sala3 FPGA FPGA Field Programmable Gate Array Utilizzo per test e prototipi Miglior compromesso tra costi e prestazioni, garantendo buona flessibilità Blocco logico configurabile Blocco di input/output Interconnessione

4 Antonio Canclini – Maurizio Sala4 Crittografia e Hashing LHashing è una particolare tecnica di crittografia: Permette di garantire lintegrità dei dati Utilizzata nella firma digitale Lalgoritmo MD5 è un esempio di funzione di hashing Messaggio di lunghezza arbitraria Message digest di n bit ALGORITMO

5 Antonio Canclini – Maurizio Sala5 Descrizione algoritmo MD5 Riceve in ingresso una stringa di lunghezza arbitraria e calcola un digest di 128 bit Strutturato in 5 passi, descritti nella specifica RFC 1321

6 Antonio Canclini – Maurizio Sala6 Realizzazione in VHDL Ottimizzazione della frequenza di lavoro di unimplementazione esistente dellalgoritmo MD5 Ricerca del percorso critico OPERAZIONE CRITICA IN TERMINI DI FREQUENZA

7 Antonio Canclini – Maurizio Sala7 Realizzazione in VHDL La somma può essere eseguita in modo parallelo: Mediante lutilizzo di più processi VHDL, e sincronizzando in modo opportuno le operazioni svolte dai processi add1 <= a + temp; add2 <= k + t(i); add3 <= add1 + add2;

8 Antonio Canclini – Maurizio Sala8 Realizzazione in VHDL Implementazione dei 4 round dellalgoritmo MD5: I processi per il calcolo delle somme vengono replicati 4 volte SEGNALE nsw : CONTATORE CHE REGOLA LESECUZIONE DI UN ROUND SEGNALE round : MANTIENE LINFORMAZIONE SUL ROUND IN ESECUZIONE

9 Antonio Canclini – Maurizio Sala9 Realizzazione in VHDL AGGIORNAMENTO DEI SEGNALI PER IL CONTROLLO DEL FLUSSO DI ESECUZIONE PASSAGGIO DEI VALORI DEI REGISTRI DAL ROUND 3 AL ROUND 4

10 Antonio Canclini – Maurizio Sala10 Importazione in una architettura EDK PROCESSORE POWER-PC BUS OPB COMPONENTE REALIZZATO

11 Antonio Canclini – Maurizio Sala11 Importazione in una architettura EDK Interfacciamento del componente sul bus OPB: In modalità slave Mediante il modulo PSelect COMPONENTE REALIZZATO PERIPHERAL SELECT: SI OCCUPA DELLA DECODIFICA DEGLI INDIRIZZI PRESENTI SUL BUS OPB

12 Antonio Canclini – Maurizio Sala12 Importazione in una architettura EDK Gestione della memoria mediante il meccanismo di memory mapping 64 BYTE DI MEMORIA DEDICATI ALLA PARTE DI MESSAGGIO DA ELABORARE INDIRIZZO DI START, INDICA IL COMPLETAMENTO DELLA FASE DI INIZIALIZZAZIONE E LINIZIO DELLALGORITMO INDIRIZZI DEDICATI AGLI MD BUFFER

13 Antonio Canclini – Maurizio Sala13 Device driver Funzioni del driver: Accesso alla memoria (lettura/scrittura registri) Gestione interrupt

14 Antonio Canclini – Maurizio Sala14 Prestazioni Confronto di prestazioni tra il componente esistente e la nuova implementazione (rispetto al round 1) Prestazioni del componente realizzato:

15 Antonio Canclini – Maurizio Sala15 Test e simulazioni Simulazione con Modelsim Utilizzo di un testbench Casi di test ufficiali forniti nella specifica RFC 1321 FINE ELABORAZIONE COMUNICATA DAL SEGNALE DI INTERRUPT MESSAGE DIGEST

16 Antonio Canclini – Maurizio Sala16 Conclusioni e lavori futuri Limplementazione preesistente è stata migliorata sia in termini di frequenza che dal punto di vista delloccupazione su scheda Lavori futuri: impiego del DMA (Direct Memory Access) per aumentare la velocità di esecuzione delle operazioni di accesso alla memoria


Scaricare ppt "Politecnico di Milano Implementazione hardware dell algoritmo MD5, tramite EDK, per sistemi riconfigurabili Relatore: Prof. Fabrizio Ferrandi Correlatore:"

Presentazioni simili


Annunci Google