La presentazione è in caricamento. Aspetta per favore

La presentazione è in caricamento. Aspetta per favore

Realizzazione di algoritmi video su FPGA Corso di laurea triennale in ingegneria elettronica applicata Università Degli Studi di Trieste Anno accademico.

Presentazioni simili


Presentazione sul tema: "Realizzazione di algoritmi video su FPGA Corso di laurea triennale in ingegneria elettronica applicata Università Degli Studi di Trieste Anno accademico."— Transcript della presentazione:

1 Realizzazione di algoritmi video su FPGA Corso di laurea triennale in ingegneria elettronica applicata Università Degli Studi di Trieste Anno accademico 2007/2008 Laureando: Marco Fusilli Relatore: Chiar.mo Prof. Stefano Marsi

2 Introduzione Necessità di elaborare molti dati General purpose - lenti ma versatili Sistemi embedded – veloci ma non aggiornabili

3 Introduzione Con le FPGA si ha – Possibilità di sistemi embedded riconfigurabili – Semplificazione circuiteria necessaria – System on a Chip (SoC)

4 Obiettivi del progetto Creare un sistema di elaborazione video in tempo reale Sfruttare la tecnologia SoC Sfruttare la velocità dellhardware Sfruttare lintelligenza del software

5 La scheda Piattaforma per applicazioni multimediali FPGA Virtex-II Convertitori configurabili System ACE Controller

6 Componenti usati

7 Sistema implementato

8 Generatore di clock

9 Sistema implementato CPU

10 Sistema implementato Bus dati Bus indirizzi

11 Sistema implementato Memoria RAM

12 Sistema implementato Bus OPB - Periferiche lente

13 Sistema implementato Inizializzazione dei convertitori

14 Sistema implementato Interfaccia I 2 C

15 Sistema implementato Interfaccia RS232

16 Sistema implementato Bus FSL – Periferiche veloci

17 Sistema implementato Acceleratore Hardware Risincronizzatore

18 Lelaborazione video

19

20 Lelaborazione video - CCIR

21

22 Lelaborazione video

23

24

25 Equalizzazione di istogramma

26 Si costruisce un istogramma: In ascissa: i livelli di grigio In ordinata: il numero di pixel con quel valore

27 Equalizzazione di istogramma Si calcola la funzione di distribuzione cumulativa

28 Equalizzazione di istogramma La si linearizza! G = livelli di grigio NxM = dimensione immagine Fdc = funz. Distribuz. cumulativa

29 Equalizzazione di istogramma

30 Comunica gli indirizzi da leggere o da cancellare

31 Equalizzazione di istogramma Trasmette i dati relativi al conteggio dei pixel

32 Equalizzazione di istogramma Scrive sulla LUT i nuovi valori o …

33 Equalizzazione di istogramma Scrive sulla LUT i nuovi valori o … … configura la modalità del contatore

34 Equalizzazione di istogramma Scrive sulla LUT i nuovi valori o … … configura la modalità del contatore 1.Conteggio pixel 2.Lettura valori 3.Cancellazione 4.Stand-by

35 Riassunto 1. Tramite la LUT attiva la modalità lettura 2. Manda gli indirizzi da leggere 3. Legge i dati 4. Attiva la modalità di cancellazione 5. Manda gli indirizzi da cancellare 6. Attiva la modalità conteggio 7. Effettua i calcoli 8. Scrive i nuovi valori sulla LUT Quando arriva un interrupt, il MicroBlaze:

36 Conclusioni Sistema funzionante in real-time Minimo ritardo pari a 2 schermate

37 Conclusioni Sistema non ottimizzato – Il demux e il mux della scomposizione video lavorano con contatori (in tot. 4 da 11 bit, 2 da 9 bit) – Procedura di lettura e cancellazione non automatizzata – Uso della LUT per la selezione della modalità – Poca memoria – elaborazioni più complesse difficili da implementare in software

38 Il MicroBlaze

39 Bus FSL

40 Temporizzazioni bus FSL -lettura

41 Temporizzazioni bus FSL -scrittura

42 CCIR – parola di controllo


Scaricare ppt "Realizzazione di algoritmi video su FPGA Corso di laurea triennale in ingegneria elettronica applicata Università Degli Studi di Trieste Anno accademico."

Presentazioni simili


Annunci Google