La presentazione è in caricamento. Aspetta per favore

La presentazione è in caricamento. Aspetta per favore

1 Transistor MOSFET Vin controlla la resistenza fra gli altri altri due terminali Tensione di input applicata al terminale gate gate V in Dispositivo a.

Presentazioni simili


Presentazione sul tema: "1 Transistor MOSFET Vin controlla la resistenza fra gli altri altri due terminali Tensione di input applicata al terminale gate gate V in Dispositivo a."— Transcript della presentazione:

1 1 Transistor MOSFET Vin controlla la resistenza fra gli altri altri due terminali Tensione di input applicata al terminale gate gate V in Dispositivo a semiconduttore con tre terminali drain source

2 2 Transistor n-MOS V gs = 0 spento V gs =V DD acceso Transistor p-MOS V gs = 0 spento V gs = -V DD acceso Condizioni di funzionamento in elettronica digitale: due sole possibilità Resistenza molto alta (10 6 ohm) transistor spento Resistenza molto bassa (10 ohm) transistor acceso

3 3 Linvertitore CMOS V DD V OUT V IN 1. V IN = V DD V IN = V DD V OUT = 0 V DD transistor Q2 spento transistor Q1 acceso percorso di alta resistenza tasto aperto percorso di bassa resistenza V out spinto verso massa tasto chiuso

4 4

5 5

6 6 V IN = 0 V OUT =V DD V DD Linvertitore CMOS V DD V OUT V IN 2. V IN = 0 transistor Q1 spento transistor Q2 acceso percorso di bassa resistenza V out spinto verso V DD tasto aperto percorso di bassa resistenza tasto chiuso

7 7

8 8 Simboli alternativi per i transistor V DD V in V out acceso quando Vin è zero bolla di inversione

9 9

10 10 Gate NAND CMOS Per un gate con n input usiamo 2n transistor

11 11

12 12

13 13 NAND CMOS: più input

14 14

15 15 Gate NOR CMOS

16 16 NANDNOR NAND e NOR a confronto A parità di area di silicio, i transisor pmos sono più deboli dei transistor nmos Si preferiscono i gate NAND nella tecnologia CMOS

17 17 Fan-in Numero massimo di input che un gate può avere in una certa tecnologia Esempio: gate NAND a 3 input Le 3 resistenze si sommano in serie e Vout si può spostare significativamente da 0 V numero di input limitato a ~ 6

18 18 Possibile soluzione: mettere in cascata gate con meno input

19 19 Gate non invertenti: AND CMOS: i gate più semplici sono gli inverter i NAND e i NOR: Uninversione logica è gratis Impossibile costruire gate non invertenti con meno transistor XYXY Z XYXY NAND Z + inverter

20 20 Buffer non invertente inverter Z + inverter Z struttura non invertente detta buffer Z A cosa serve? Loutput di un gate può essere degradato su linee lunghe segnale debole che si può avvicinare o violare il margine di rumore Il buffer rigenera il segnale trasforma un segnale debole in un segnale forte Vdd ZZ

21 21 Comportamento elettrico dei circuiti CMOS

22 22 Caratteristica di trasferimento Margine di rumore: V IHmin – V ILmax Sembra molto conservativo guardando questa caratteristica di trasferimento... V ILmax V IHmin

23 23 Margine di rumore: VIHmin – VILmax Sembra molto conservativo guardando questa caratteristica di trasferimento... Caratteristica di trasferimento: dipende dalla tensione di alimentazione, dalla temperatura, carico e altri fattori a volte poco controllabili (ad es. inquinamento in fase di produzione)

24 24 carico resistivo Carico modellato con due resistenze che formano un partitore Comportamento con carichi resistivi Supponiamo che allinverter sia collegato un carico resistivo V in inverter V DD

25 25 Circuito equivalente di Thevenin Qualunque circuito a due terminali contenente solo generatori di tensione e resistenze può essere modellato da un equivalente di Thevenin formato da un singolo generatore con una resistenza in serie: Tensione di Thevenin: tensione a circuito aperto Resistenza di Thevenin: tensione di Thevenin divisa per la corrente di corto circuito V DD

26 26 partitore Equivalente di Thevenin

27 27 equivalente di Thevenin V in V out V in V out

28 28 Supponiamo che V in = 0 Il transistor nmos è spento Il transistor pmos è acceso e forma un partitore con R Thev V in =0 V out =4.61 V V DD =5 V

29 29 V Thev

30 30 Supponiamo che V in = V DD Il transistor pmos è spento Il transistor nmos è acceso e forma un partitore con R Thev

31 31 In realtà i costruttori non specificano le resistenze equivalenti dei transistor accesi Specificano il carico in termini di correnti V in V DD V OLmax I OLmax corrente assorbita carico resistivo Inverter CMOS Transistor n acceso Massima corrente IOLmax che loutput può assorbire garantendo Vout< VOLmax Transistor p acceso Massima corrente IOHmax che loutput può generara garantendo Vout> VOHmin carico resistivo Inverter CMOS corrente generata V OHmin I OHmin

32 32 Comportamento con carichi resistivi nella realtà per input TTL, LED, terminazioni o altri carichi resistici, la corrente e la caduta di tensione possono essere significative e devono essere quantificate. Indipendentemente dalla tensione del gate, il gate è isolato dal source e dal drain Corrente gate-drain e gate-source (leakage) molto bassa (~ A) Resistenza gate-altri terminali molto grande (> 1 MOhm) impedenza di input per carichi CMOS, la caduta di tensione e la corrente sono trascurabili

33 33 Fanout Il fanout di un gate logico è il numero di input che il gate può pilotare senza eccedere le specifiche di carico del caso peggiore Esempio: gate CMOS pilotante input CMOS IOLmax = 0.02 mA (CMOS serie HC) La corrente di input massima che circola in un input CMOS è ± 1 A il fanout nello stato LOW è 0.02 mA / 1 A = 20

34 34 Il carico ac è diventato un fattore di progettazione critico quando lindustria è migrata a sistemi CMOS puri. –Gli input CMOS hanno unimpedenza molto alta per cui il carico dc è trascurabile. –Gli input CMOS, package e connessioni hanno una capacità significativa. –Il tempo necessaio per caricare e scaricare la capacità è una componente rilevante del ritardo. Comportamento dinamico del CMOS

35 35 Tempi di transizione Comportamento ideale: un segnale di output cambia stato istantaneamente Comportamento reale: Tempo loutput di un circuito cambia in un tempo finito trtr tftf trtr tftf V IHmin V ILmax HIGH LOW

36 36 Circuito per lanalisi del tempo di transizione V DD V in V out carico equivalente per lanalisi del tempo di transizione

37 37 Transizione da alto a basso A t = 0 V out è alto la capacità è carica Se Vin = V DD, il transistor n è acceso La capacità si scarica attraverso R n V in V DD V out carico ac

38 38 R p R n 200 > 1 M > 1 M 100 V out 5 V 0 V tempo 3.5 V 1.5 V tftf t = RC costante di tempo Formula esponenziale, e -t/RC Tempo di discesa esponenziale

39 39 Transizione da basso ad alto A t = 0 V out è zero la capacità è scarica Se Vin = 0 il transistor p è acceso La capacità carica attraverso R p V DD V in V out carico ac

40 40 Tempo di salita esponenziale R p R n 200 > 1 M > 1 M 100 V out 5 V 0 V tempo 3.5 V 1.5 V trtr

41 41 Caratteristiche del gate del transistor MOS e input dellinverter Indipendentemente dalla tensione del gate, il gate è isolato dal source e dal drain Corrente gate-drain e gate-source (leakage) molto bassa (~ A) Resistenza gate-altri terminali molto grande (> 1 MOhm) impedenza di input Linput di un inverter consuma pochissima corrente (solo la corrente di leakage): I IH massima corrente che entra nellinput nello stato HIGH I IL massima corrente che circola nellinput nello stato LOW


Scaricare ppt "1 Transistor MOSFET Vin controlla la resistenza fra gli altri altri due terminali Tensione di input applicata al terminale gate gate V in Dispositivo a."

Presentazioni simili


Annunci Google