Laboratorio di Architettura Degli Elaboratori1 PSPICE – simulazione di circuiti combinatorii Decodificatore e Multiplexer.

Slides:



Advertisements
Presentazioni simili
Cassaforte asincrona con retroazioni dei FF SR La Cassaforte asincrona è una rete che una volta ricevuti in ingresso le combinazioni , invia un.
Advertisements

Estendere i linguaggi: i tipi di dato astratti
PROGETTO PER LA FORMAZIONE TECNOLOGICO – DIDATTICA DEI DOCENTI
ITIS “E. Divini” corso di formazione sul concept mapping
Ogni PC, per iniziare a lavorare, ha bisogno di un sistema operativo. Infatti questo è il primo programma che viene eseguito e che permette all'utente.
CONOSCIAMO IL WINDOWS '95.
Algebra di Boole.
MASOERO FEDERICA Progetto web cooperativo:
Il SIMULATORE CIRCUITALE SPICE
Bus e interconnessione fra registri
Sintesi con circuiti LSI-MSI
Informatica 3 Codifica binaria.
Inversione differenziale della Cinematica
Inizio nuovo lavoro.
PSPICE – simulazione codificatori e decodificatori, MUX - DEMUX
PSPICE – simulazione di circuiti digitali
LABORATORIO SINCRONO TUTORIAL LABORATORIO SINCRONO.
Laboratorio di Informatica - J. Lin Laboratorio di Informatica – A.A Lezione 3 ExcelIntroduzione.
Sintesi con circuiti LSI-MSI. Realizzazione di reti combinatorie mediante Multiplexers Un multiplexer (MPX ) é una rete combinatoria con N ingressi, una.
Tipi di Contenuto e Ruoli
Display a 7 segmenti Il display a 7 segmenti è un dispositivo composto da 7 diodi luminosi LED (Light-Emitting Diode) sagomati a forma di rettangolo o.
SOTTOPROGRAMMA Un sottoprogramma lo si usa spesso per suddividere degli algoritmi molto complessi Una delle regole molto importanti è il rettangolo che.
Come creare una presentazione in Power Point
Corso di PHP.
1 Creazione di un Account Per poter accedere ai pc del LAB2 è necessario creare il nuovo account utente (se non lo avete già) con user name del tipo s ;
Rete Sincrona Una rete sequenziale sincrona, è dotata di un ingresso E, di un segnale di Clock e uno di reset. Ad ogni fronte del Clock, deve essere campionato.
INDEX. HOME PAGE La pagina è composta da una banda in alto (titolo del sito, orologio digitale, stato aggiornamenti e punto in cui ci si trova) e da 3.
Creiamo una cartella nel nostro hard disk dove andremo ad inserire le risorse che costituiranno i contenuti del sito. Apriamo il programma Dopo aver cliccato.
Marialuisa Paparo A.A 2013/2014 Io e iplozero.
MAPPIAMOCI! ATTIVITA’ SULLE MAPPE CONCETTUALI “F. Rasetti” a.s
Modulo 7 – reti informatiche u.d. 3 (syllabus – )
Informatica Avanzata Trattamento di Foto e Immagini Digitali UNI3 - NICHELINO Lez. N Dicembre 2008 di Pautasso Luciano Lez.
Connected Component Workbanch
Progettazione multimediale
EXCEL LEZIONE 3 Modulo EXCEL Celi Alessandro.
Strumenti di Presentazione (Microsoft PowerPoint 2000)
Le Toolbar di default Quando avviamo Writer vengono visualizzate di default due toolbar o barre degli strumenti La toolbar superiore è definita Standard.
Programma di Informatica Classi Prime
VHDL per FPGA Courtesy of S. Mattoccia.
Simulatore Circuitale Spice
POSTA ELETTRONICA La posta elettronica è un’innovazione utilissima offerta da Internet. E’ possibile infatti al costo di una telefonata urbana (cioè del.
Attivazione protocollo SSL al sistema di posta elettronica
LABVIEW Sommario Che cosa è uno strumento virtuale (VI) creato con LABVIEW Parti di un VI: pannello frontale diagramma a blocchi Confronto tra il principio.
POWER POINT.
Teoria dei sistemi Autore: LUCA ORRU'.
Metodologia Top_Down Lo PSpice A/D offre la possibilità di progettare con la metodologia TOP-DOWN. Progettare in Top-Down significa progettare stabilendo.
Prof. Giuseppe Boncoddo
ADC – SCHEMA GENERALE I convertitori AD sono disponibili come circuiti integrati in diversi modelli, che differiscono fra loro per prezzo, prestazioni.
Circuiti di memorizzazione elementari: i Flip Flop
UNIVERSITÀ DI BERGAMO FACOLTÀ DI INGEGNERIA UNIVERSITÀ DI BERGAMO FACOLTÀ DI INGEGNERIA UNIVERSITÀ DI BERGAMO FACOLTÀ DI INGEGNERIA Dispositivi per il.
Marotta - Giangreco Filtri passa basso.
Come esegue le istruzioni il microprocessore Un’istruzione è sempre composta da più operazioni elementari.
ESPANSIONE Blocchi con attributi. Premessa L’obiettivo di questa esercitazione è quello di disegnare un cartiglio relativo ad un foglio A4 orizzontale,
CODIFICATORI (Encoder)
VALUTAZIONE GRUPPO 6. LA VALUTAZIONE SI ARTICOLA IN : VALUTAZIONE COGNITIVAVALUTAZIONE COGNITIVA VALUTAZIONE DI COMPETENZEVALUTAZIONE DI COMPETENZE VALUTAZIONE.
La tabella delle verità è un modo per rappresentare il comportamento di una funzione combinatoria La tabella delle verità ha due tipi di colonne: colonne.
La struttura di un computer
FILE SYSTEM E GESTIONE FILE CREAZIONE DI CARTELLE, COPIA E SPOSTAMENTO DI FILE.
Utilizzo e gestione dei file Filippo Petroni
Laboratorio di Architettura Degli Elaboratori1 Macchine a stati finiti – un automa di Mealy generale con 1 bit d’ingresso, 1 di uscita e 2 di stato.
Introduzione a Word Idoneità Informatica. Introduzione Un word processor è un programma per la composizione, la gestione e l’impaginazione dei testi Il.
Ipertesti e web antologie. L’ipertesto un modo naturale… Un libro, una ricerca, una lettera, un articolo di giornale sono redatti in forma sequenziale.
Planet HT – Genova - Elisa Delvai
Parsing ricorsivo discendente Il parsing ricorsivo discendente (recursive descent parsing) è un metodo di tipo top-down che può essere facilmente codificato.
IL PACCHETTO ORCAD Strumenti CAD-CAM per il progetto di circuiti elettronici.
Laboratorio di Architettura Degli Elaboratori1 PSPICE – simulazione di circuiti digitali.
Prof. P.Sanna - Prof.ssa D.Lecca Corso A programmatori 1 La gestione delle risorse e dei file.
Aprile 2015Architettura degli Elaboratori - Mod. B - 2. Macchina di Mano1 Logica di controllo “hardwired”
Laboratorio di Architettura Degli Elaboratori1 PSPICE – Circuiti sequenziali.
Transcript della presentazione:

Laboratorio di Architettura Degli Elaboratori1 PSPICE – simulazione di circuiti combinatorii Decodificatore e Multiplexer

Laboratorio di Architettura Degli Elaboratori2 Il circuito decodificatore (decoder) Il circuito decodificatore è un circuito combinatorio che attiva una particolare uscita in funzione di una data parola binaria in ingresso. Un decoder presenta quindi un numero di linee di ingresso pari al numero di bit necessari a decodificare le possibili uscite, ed un numero di linee di uscita pari al numero di possibili combinazioni definite dai bit di ingresso (es. 3 linee in ingresso, 8 linee in uscita) Un ulteriore linea chiamata enable (En) viene impiegata per abilitare o disabilitare il funzionamento del decoder.

Laboratorio di Architettura Degli Elaboratori3 … decoder Es di decoder a 2 bit A1 A0 En Y0 Y1 Y2 Y3 decoder A1A0EnY0Y1Y2Y3 Y0 = A0 A1 En Y1 = A0 A1 En Y2 = A0 A1 En Y3 = A0 A1 En

Laboratorio di Architettura Degli Elaboratori4 Schematico del decoder Pin di un Bus appesi: offpage

Laboratorio di Architettura Degli Elaboratori5 Offpage component

Laboratorio di Architettura Degli Elaboratori6 Simulazione del decoder

Laboratorio di Architettura Degli Elaboratori7 Il disegno gerarchico: definizione del blocco Una volta disegnato un determinato circuito, di uso generale, è utile incapsularlo in un blocco, in modo da poterlo rappresentare semplicemente in un circuito più complesso ma anche riutilizzare in altri disegni Oltre a questo approccio Bottom/Up c’è invece l’approccio Top/Down in base al quale si definisce una funzionalità ad un primo livello realizzandola mediante un numero di funzioni più elementari. Queste a loro volta sono scomponibili, in un procedimento ricorsivo. In questo caso si disegneranno i blocchi elementari ed in un secondo momento si disegnerà il circuito al loro interno

Laboratorio di Architettura Degli Elaboratori8 Il disegno gerarchico: definizione del blocco L’essociazione tra un blocco ed il disegno sottostante avviene tramite i nomi delle reti. Si disegni un blocco (menù Draw-> block) Se ne descrive la funzionalità attraverso i pin di ingresso (reti a destra) ed uscita (reti a sinistra) Psched darà dei nomi P1 P2 … alle reti. Converrà cambiare questi nomi con nomi (eventualmente di BUS) che riflettano la funzionalità del circuito. Nel nostro caso

Laboratorio di Architettura Degli Elaboratori9 Il disegno gerarchico: definizione del blocco Se ora andiamo al menù navigate ->push ovvero diamo doppio click sullo schema ci verrà richiesto il nome del file con cui salvare il blocco, questo verrà chiuso e potremo editare il disegno sottostante. Il programma infatti ci aprirà un nuovo disegno nel quale fornirà, in base all’I/O che abbiamo impostato con i pin piazzati, le porte necessarie (del tipo IF_IN IF_OUT) a garantire la connessione con i pin desiderati di I/O. Il disegno che realizzeremo sarà composto da altri blocchi, se è il caso, oppure, se siamo alla fine della gerarchia, dalle porte logiche necessarie.

Laboratorio di Architettura Degli Elaboratori10 Il disegno gerarchico In molti casi ci capiterà di disegnare un circuito, provarlo intensivamente e poi incapsularlo in un blocco. In tal caso saremo noi ad inserire le porte IF_IN per gli ingressi ed IF_OUT per le uscite, che piazzeremo al posto degli stimoli digitali utilizzati per il test, prelevandoli dal menù draw -> get new part. Daremo a queste porte i nomi desiderati, adatti a descriverne la funzionalità. Successivamente in un nuovo foglio disegneremo un blocco (menù Draw-> block) e daremo ai pin il nome esattamente identico a quello delle porte IF_IN IF_OUT del disegno sottostante. Completeremo l’associazione poi, dal menù edit -> views fornendo (magari mediante la funzione browse) nel form che ci viene proposto il nome del disegno cioè del circuito sottostante. Con questo sarà completa l’associazione tra il blocco e la sua implementazione di livello immediatamente sottostante. Si può poi navigare nell’albero gerarchico del disegno dal menù navigate -> push ovvero navigate -> pop. Occorre fare attenzione al fatto che in alcune versioni il link al disegno sottostante è assoluto e non relativo. In tal caso spostando il disegno questo non funzionerà. Occorrerà allora, a partire dal blocco al di sotto del quale non si riesce a scendere, mediante il menù edit -> views ristabilire il giusto link.

Laboratorio di Architettura Degli Elaboratori11 Definizione degli stimoli Quando è necessario variare gli stimoli troppe volte, si usano i FILESTIM