Digitizer ReAdout Controller - DIRAC Status report

Slides:



Advertisements
Presentazioni simili
M. Citterio INFN, Sezione di Milano
Advertisements

ASIC per TOF-PET: caratteristiche generali
1 referee-ATLAS CSN I, Roma maggio 2007 RELAZIONE DEI REFEREE DI ATLAS F. Bedeschi, R. Carlin, S. Dalla Torre, N. Pastrone 14 maggio 2007.
Flavio Dal Corso - INFN Padova1 OPERA meeting - Padova 23 settembre 2004 Front End Electronics Status Front End Boards (FEBs) Test Board Crates & Backplanes.
NA48 status report Catania 17 Settembre 2002 E. Iacopini.
MUG-TEST A. Baldini 29 gennaio 2002
Online U. Marconi Milano, 21/9/ ~ 9000 optical link 40 MHz PCIe based readout 30 MHz × 100 kB/evt 5 Gb/s, 300 m long fibres from the FEE directly.
Update su elettronica e local DAQ M. Iacovacci Incontro Referee, 21 settembre 2015.
Report referee COMPASS CSN1, Firenze, 21 Luglio G. Carlino, A. Colaleo, M. Corradi, P. Di Nezza, T. Spadaro Presentazione stato attività meeting.
Mu2e Waveform Digitizer Review Franco Spinella – Luca Morescalchi 25/6/2015.
Elettronica Monitoring, DAQ 27 Aprile 2016 M. Iacovacci, S. Mastroianni, O. Escalante, P. Di Meo.
Mu2e Waveform Digitizer Review Franco Spinella Luca Morescalchi WD L3 Manager.
Elettronica per MEGup Donato Nicolo` Pisa 9 Luglio 2013.
ATLAS computing Roberto Carlin Commissione I Roma 1/7/08 F. Bossi, C.Bozzi, R. Carlin, R. Ferrari, D. Lucchesi, D. Martello, M. Morandin, M. Taiuti.
ATLAS / CMS /RD-FASE2 M.Grassi, S.Miscetti, A.Passeri, D.Pinci, V.Vagnoni M.Grassi D.Pinci F.Marchetto, R.Bellazzini.
Sommario richieste CSN1 Consiglio di Sezione 28/06/2013 Attilio Andreazza.
COMPASS Relazione dei referee P. Cenci P. Branchini M. Sozzi.
COMPASS relazione referee CSN1 30/6/2008. milestones 1.RICH−1: disegno della nuova scheda di front−end equipaggiata con C−MAD (prototipo) 1/1/08:100%
Torino, Andrea Dainese 1 Andrea Dainese (INFN – LNL) Stato del Tier-2 ALICE a Legnaro.
Riunione CSN1, Torino, Settembre 2012F. Bedeschi, INFN-Pisa 1 Riunione CSN1  Comunicazioni  Bilancio 2011  Bilancio 2012 F. Bedeschi Torino, Settembre.
Report dei referee sulle richieste di MOSCAB referees: B.Caccianiga, A.Paoloni, L.Pandola I referee si sono incontrati con i responsabili del progetto,
L. Rossi – Bologna – ATLAS Italia
Stato di KLOE – KLOE 2 P. Checchia, E. Menichetti e P. Paolucci
Sistemi e Applicazioni per l’Amministrazione Digitale
Report dei referee sulle richieste di OPERA referees: S. Bottai, B
Meccanica Seafloor Network Programmazione Km3Net - Italia
TOF Upgrade e programmazione 2018
ATLAS – CMS – RD-FAS2 Sblocchi e nuove richieste
M.Biasini, P. Checchia 23 Settembre Riunione CSN1
C.Bini, P.Paolucci, A.Tricomi 18/09/2008
Introduzione : MEG + MEG 2
Stato e prospettive del lavoro sulle memorie associative.
Calorimetro LAr F. Tartarelli Incontro con i referee, Roma, 07/09/2016.
Gagliardi Università degli Studi e INFN Torino
LHCB : proposte dei referees
Elettronica per MEGup: novità
QUADRO CALCOLO IN COMMISSIONE III
Consegne CAEN Mauro Raggi.
P-Mu2e LNF group composition 2016
14/10/2015.
Waveform Digitizer Review
CDF Relazione dei referee
Digitizer ReAdout Controller Dirac
LHCB : proposte dei referees
Necessità di calcolo per MEG II e ripartizione dei costi
Report Calcolo Commisione III
UA9 Relazione dei Referee
Riunione CSN1: comunicazioni Roma 19 settembre 2016
KLOE: referee* Stato dell’arte (da Aprile ad oggi)
UA9 Relazione dei Referee
nuovo Gruppo Impianti Ing. Ruggero Ricci INFN-LNF
Stato di Tilecal al 10/09/2008 (primo fascio)
Donato Nicolo` Pisa 9 Settembre 2013
Phos4brain kick-off meeting
Calorimetri cristalli di PWO, letti da APD
Status della attività ATLAS TDAQ a Napoli
Gruppo di GENOVA Finanziamento 2013: 20 kEuro di cui 10 kE anticipati l'anno scorso. Nel 2013 spesi 6 kE per 4 prototipi di CLB v kE di connettori.
Università di Pisa INFN – Sezione di Pisa
M.Biasini, P. Checchia 18 Settembre 2008 Riunione CSN1
Status BD per XPR A.Parravicini Pavia, 20 Aprile
SuperB Richieste 2010 Francesco Forti Università e INFN, Pisa
C. Bini, P. Paolucci, A. Tricomi
P. Giannetti per il gruppo FTK
Assegnazioni/Residuo 2004
CMS – Richieste finanziarie – 22 giugno 2004
Report dei referee di Kloe
1 – 70 1 – Aprile – Maggio – Giugno – Luglio 1985
Stato DIRAC L. Morescalchi, E. Pedreschi, F.Spinella.
Preventivi 2020 Esperimento Mu2e
Specialisti in formazione. Programma Corsi 2019.
Transcript della presentazione:

Digitizer ReAdout Controller - DIRAC Status report F.Spinella INFN Pisa Meeting referee Mu2e 27042018

Waveform Digitizers (DIRAC) x8 Calorimeter Electronics Scheme Disks x2 Crate x10 Waveform Digitizers (DIRAC) x8 FEE x10 / board (MPPC x2 / FEE) CsI Crystal CsI Crystal ADC ADC FPGA ADC ADC DC/DC ADC ADC DC/DC ADC ADC DC/DC ADC ADC F. Spinella

Dirac V1 Flash ADC Canali Ambiente ostile: 12 bit @ 200 MHz 680 cristalli /disco x 2 x 2 → 2720 canali 20 ch/scheda → 2720/20 → 136 schede (160 prodotte) Ambiente ostile: Radiazione ionizzante Neutroni Campo magnetico Vuoto Manutenzione difficile … F. Spinella

Dirac V1 (11/2017) F. Spinella

DIRAC V1 - Gbit mezzanine (12/2017) F. Spinella

DIRAC V1 - Crate F. Spinella

DIRAC V1 - Crate F. Spinella

DIRAC + mezzanine + crate prototype F. Spinella

Stato del test DIRAC V1 Consumo : 0.6 A a 28 V -> 16 W OK Stiamo scrivendo il firmware per il SoC SmartFusion2 (FPGA + CPU) e testando i vari componenti Al momento: Power: 5 DCDC converter + 5 Linear regulators : OK Programmazione SoC : OK Parte analogica (amplificatore + filtro PB) : OK BW 40 MHz come da simulazioni Jitter cleaner + VCXO : OK (genera 10 clock a 200 MHz, Jitter < 100 ps) Programmazione dei registri (freq e fase) : OK ADC: readout dei test pattern digitali a 200 MHz : OK Programmazione dei registri : OK Consumo : 0.6 A a 28 V -> 16 W OK F. Spinella

Stato del test DIRAC V1 Rimane da testare: ADC, readout di segnali analogici Trasmissione dati tramite fibra Memoria DDR Il firmware per testare anche queste parti e’ gia scritto (C + VHDL) F. Spinella

Firmware DATA merger ADC readout Ethernet support Fiber readout F. Spinella

Prossimi passi test V1 Testare una catena completa (cristallo + sipm + FEE) Test di radiazione con gamma a HZDR 7- 10 giugno Scrivere firmware idoneo Rimane un po’ di lavoro ma al momento non ci sono evidenti problemi … F. Spinella

DIRAC V2 1/2 Da test di radiazione eseguiti in parte da INFN e in parte FNAL sappiamo che alcuni componenti utilizzati nella V1 dovranno essere sostituiti con componenti piu’ rad-hard Fiber receiver VTRX (prodotto al CERN, costo 200 CHF/each, finanziato con l’ultimo sblocco su Pisa. Ordine al CERN entro maggio, 30 Keuro) DCDC converters LTM8053, recentemente introdotti, stessa famiglia di LTM8033, piu’ efficienti all’aumentare della dose (testati a FNAL fino a 200 Krad) (stesso costo) Componenti minori (LDO, Jitter cleaner, logica) a seconda del risultato dei test di radiazione a HZDR di giugno (stesso costo) F. Spinella

DIRAC V2 2/2 FPGA Polarfire , sostituisce SOC SmartFusion2 (solo FPGA, no ARM) SM2 testata a FNAL fallisce riprogrammazione dopo 15 Krad, aumento progressivo dei ritardi interni con la dose. Polarfire testata a FNAL fino a 600 Krad. Possibile aumento dei costi di produzione : M2S150T-1FC1152I-ND -> 285 euro (24 pezzi,digikey) (574 I/O) sostituito con : MPF300T-1FCG1152I-ND -> 427 euro (24 pezzi,digikey) (512 I/O) o (valutazione in corso) MPF500T-FCG1152E-ND -> 489 o 577 euro (24 pezzi,digikey) (584 I/O) Dobbiamo produrre 160 schede (192 pezzi o 168 pezzi) Avevamo previsto un possibile extracosto per passaggio a polarfire di 40 Keuro, 30 Keuro assegnati per VTRX, rimangono 10k per SM2 ->polarfire … F. Spinella

Progetto DIRAC V2 2/2 Prima di procedere: Il gruppo TDAQ di FNAL sta variando diverse specifiche (trasmissione dati, encoded clock …) -> implicazioni sull’hardware -> verifica a maggio Test di radiazione a HZDR 7-10 giugno -> verifica di molti componenti Terminare firmware test V1 -> maggio Scelta FPGA ( MPF300 o MPF500 a seconda dei pin) -> maggio Inizieremo le modifiche al progetto in giugno Dall 1 giugno avremo a Pisa un senior engineer della compagnia Prisma (secondment del progetto europeo MUSE) Sbroglio, produzione PCB, montaggio prototipo entro settembre (finanziato sbroglio 9k, costo complessivo 19k (come V1), 5k SJ F. Spinella

Roadmap Terminare firmware test V1 maggio Test radiazione HZDR 7-10 giugno Test catena CRISTALLO + SIPM + FEE maggio - giugno Progetto V2 (maggio) - giugno – luglio Acquisto componenti prototipo V2 giugno - luglio Ingegnerizzazione V2 settembre Test V2 settembre-ottobre Test radiazione V2 novembre Produzione 160 schede 2019 F. Spinella