L’azienda di packaging ‘’Choco-Pack’’ dispone di un macchinario per l'impacchettamento di cioccolatini in scatole da 8 pezzi. Per variare l'offerta sul.

Slides:



Advertisements
Presentazioni simili
Differenza tra comunicazione seriale e parallela
Advertisements

MULTIVIBRATORI BISTABILI
Dalla macchina alla rete
Capitolo 4 Logica sequenziale
Cassaforte asincrona con retroazioni dei FF SR La Cassaforte asincrona è una rete che una volta ricevuti in ingresso le combinazioni , invia un.
Circuiti sequenziali Capitolo 5.
Sistemi e Tecnologie della Comunicazione
Esercitazioni su circuiti combinatori
Circuiti di memorizzazione elementari: i Flip Flop
A.S.E.25.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 25 Reti sequenziali sincronizzate complesseReti sequenziali sincronizzate complesse –Macchina.
Argomenti complementari Capitolo 9. Clock Skew Se vi sono dei ritardi sulla linea del clock il funzionamento del circuito potrebbe risentirne pesantemente.
PSPICE – Circuiti sequenziali principali
Flip-flop e Registri.
Dalla macchina alla rete: reti LLC
Come aumentare le linee di I/O?
Convertitore A/D e circuito S/H
Cos’è una sequenza? Una sequenza è una successione finita di valori, dove ogni valore ha una durata prefissata e costante (T). I valori della sequenza.
Progetto RSS Creazione di una rete per gestire lo spegnimento di macchine in caso di blackout.
Un magazzino della frutta dispone di una pompa di calore per il mantenimento del clima entro un intervallo di temperatura. Una condizione termica critica.
Di Ilaria Bertoletti Progetto Asincrono Esame Reti Logiche 30/01/13.
Rete Sincrona Una rete sequenziale sincrona, è dotata di un ingresso E, di un segnale di Clock e uno di reset. Ad ogni fronte del Clock, deve essere campionato.
TIRO AL BERSAGLIO Di Ilaria Bertoletti Progetto Sincrono esame Reti logiche 30/01/13.
Esercizio 2 Progettare un registro a 8 bit con uscita tri-state utilizzando FFD positive edge triggered. La rete, ad ogni fronte di salita del clock,
TIRO AL BERSAGLIO Di Ilaria Bertoletti Progetto Sincrono esame Reti logiche 30/01/13.
1 Premessa In questo progetto sono stati implementati tutti gli esercizi di Complementi di esercizi di Reti logiche. Elenco degli esercizi svolti: 1.Registro.
FlipFlop D Asincrono Il FlipFlop D è una rete sequenziale asincrona che si comporta da memoria. E' caratterizzato, nella versione più semplice, da 2 ingressi.
Cassaforte Asincrona di Mealy
FlipFlop D Asincrono Il FlipFlop D è una rete sequenziale asincrona che si comporta da memoria. E' caratterizzato, nella versione più semplice, da 2 ingressi.
Cella Elementare Il FullAdder 8bit è costituito essenzialmente da 8 celle elementari disposte a cascata. Questa organizzazione è dovuta al fatto che la.
Convertitori Analogico-Digitali
PREFAZIONE Per poter eseguire il progetto Schematico occorre installare la libreria libreria.cat e i relativi file Sch e Sym presenti nella cartella librerie,
TC 8253 TIMER COUNTER Prof. Marco Solarino.
Elenchi in Excel E’ possibile inserire le voci del nuovo elenco oppure
Sistema di regolazione del volume Il progetto consiste nella sintesi e nella realizzazione attraverso Xilinx di un sistema per la regolazione del volume,
RETE ASINCRONA Una rete sequenziale asincrona prende in ingresso due segnali X2 e X1 emessi da un telecomando e, in base alle combinazioni successive di.
Esame Orale Di Reti Logiche
Diagramma degli stati primitivo (Mealy)
Riassunto Rete Vi sono dunque due ingressi (X1,X2) e ununica uscita; X1 e X2 non cambiano mai contemporaneamente Luscita va a 1 se viene rispettata la.
Registro a scorrimento
Una rete sequenziale asincrona è dotata di due ingressi X1, X2 e di un’uscita Z. I segnali X2 e X1 non cambiano mai di valore contemporaneamente. Il segnale.
Una rete sequenziale asincrona è dotata di due ingressi X1, X2 e di un’uscita Z. I segnali X2 e X1 non cambiano mai di valore contemporaneamente. Il segnale.
VHDL per FPGA Courtesy of S. Mattoccia.
Reti Sincrone.
Cassaforte asincrona II assegnamento. Descrizione Il progetto Cassaforte II assegnamento consiste in una codifica diversa delle variabili di stato. Codifica.
Introduzione Il progetto Cassaforte II assegnamento consiste in una diversa codifica delle variabili di stato. Ci si chiede se questo possa influenzare.
Testo dell’esercizio L’ascensore di un edificio a 2 piani utilizza 2 sensori S0, S1 per determinare la posizione della cabina passeggeri. Il segnale generato.
Divisione Rete Progetto ELI2. Divisione Rete Il presente documento descrive le principali attivit à che saranno svolte per la gestione dell ’ erogazione.
Traformazioni fra Bistabili e Registri
Corso di recupero di Fondamenti di Elettronica – Università di Palermo
V.1. Considerazioni generali V.2. Flip-Flop V.3 Esempi applicativi
Un magazzino della frutta dispone di una pompa di calore per il mantenimento del clima entro un intervallo di temperatura. Una condizione termica critica.
Analisi e Sintesi di un contatore BCD con Quartus II
ADC – SCHEMA GENERALE I convertitori AD sono disponibili come circuiti integrati in diversi modelli, che differiscono fra loro per prezzo, prestazioni.
OSCILLATORE E’ un circuito elettronico che genera forme d'onda senza avere un segnale di ingresso. Nel Microcontrollore gli impulsi generati dall'oscillatore.
Circuiti di memorizzazione elementari: i Flip Flop
Dalla macchina alla rete: reti LLC. Dalla macchina alla rete Per realizzare una macchina sequenziale è necessario –Codificare gli insiemi I,S,O con variabili.
A.S.E.20.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 20 Flip - Flop J – K Master – SlaveFlip - Flop J – K Master – Slave Soluzione alternativaSoluzione.
A.S.E.24.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 24 Reti sequenziali sincronizzate complesseReti sequenziali sincronizzate complesse –Macchina.
Reti Sequenziali Corso di Architetture degli Elaboratori Reti Sequenziali.
A.S.E.18.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 18 Flip-flop S-R Master-slaveFlip-flop S-R Master-slave Flip-flop J-K Master-slaveFlip-flop.
A.S.E.21.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 21 Flip - Flop J – K Master – SlaveFlip - Flop J – K Master – Slave Soluzione alternativaSoluzione.
COMPONENTE Il componente 7474 è formato da due Flip Flop D. Pertanto presenta come ingressi: 1PRN/1CLRN e 2PRN/2CLRN, ossia PRESET/CLEAR asincroni.
In una macchina automatica vengono utilizzati due segnali binari X1, X2 per verificare la corretta esecuzione di una certa attività su ciascun prodotto.
Stringhe In linguaggio C. Stringhe  Un insieme di caratteri in sequenza forma una stringa.  Alcuni linguaggi definiscono per le stringhe uno specifico.
Calcolatori Elettronici
Rappresentazione come schematico della seguente rete sequenziale asincrona: Una rete sequenziale asincrona, dotata di due ingressi X0, X1 e di un’uscita.
L’azienda di packaging ‘’Choco-Pack’’ dispone di un macchinario per l'impacchettamento di cioccolatini in scatole da 8 pezzi. Per variare l'offerta sul.
Laboratorio di Architettura Degli Elaboratori1 Macchine a stati finiti – un automa di Mealy generale con 1 bit d’ingresso, 1 di uscita e 2 di stato.
Flip flop sincronizzati Spesso l’eventuale cambiamento di stato di un flip-flop non si fa coincidere con l’istante in cui si modificano i valori dei bit.
Laboratorio di Architettura Degli Elaboratori1 PSPICE – Circuiti sequenziali.
Transcript della presentazione:

L’azienda di packaging ‘’Choco-Pack’’ dispone di un macchinario per l'impacchettamento di cioccolatini in scatole da 8 pezzi. Per variare l'offerta sul mercato i cioccolatini vengono prodotti in due gusti diversi e possono essere disposti nelle scatole in 4 configurazioni: XO OX XO OX A righe uguali A colonne uguali A scacchiera XO OX XO OX XO OX XX OO XX OO XX OO XX OO Monogusto

-La rete viene abilitata quando la scatola è in posizione per essere riempita ( ENABLE =1) e ad ogni impulso di clock due cioccolatini vengono inseriti in scompartimenti successivi. -Al momento dell'inserimento degli ultimi due cioccolatini, l'uscita Z deve assumere il valore logico 1 per un periodo di clock se la configurazione con cui i cioccolatini sono stati disposti corrisponde ad una di quelle sopraelencate altrimenti permanere a 0. -Una volta completato il riconoscimento della configurazione di una scatola la rete riprende ad analizzare quella successiva. -La disattivazione del segnale ENABLE corrisponde all'estrazione della scatola dal macchinario; per cui i cioccolatini emessi mentre ENABLE ha valore logico 0 non saranno immessi nella scatola e quindi non verranno considerati nella configurazione in corso.

BLOCCO A BLOCCO D BLOCCO B BLOCCO C BLOCCO E

In ingresso abbiamo: Segnale ENABLE: il riconoscimento delle scatole valide avviene solo quando quest’ultimo è attivo (EN=1). Segnali FILA_1 e FILA_2 : sono i veri protagonisti della rete; le loro configurazioni ( 0 / 1) indicano il ‘’gusto’’ del cioccolatino. Segnale di CLOCK : ad ogni suo fronte positivo la rete memorizza i valori di FILA_1 e FILA_2.

Al fine di memorizzare le serie di 4 ‘’cioccolatini’’ (bit), vengono utilizzati due Shift Register dotati di ENABLE e CLEAR: -l’ENABLE viene collegato all’ingresso EN che rappresenta l’abilitazione della rete. -Il CLEAR (asincrono) non viene collegato a nulla poiché automaticamente il software Xilinx ISE gli assegna il valore 0 -Il CLOCK vien collegato a CK Gli Shift Register utilizzati sono di tipologia : ‘’4-Bit Serial-In Parallel-Out Shift Register’’

Per controllare se una scatola è confezionata correttamente si eseguono una serie di controlli grazie alla funzione EQUIV; ogni coppia di EQUIV associata al rispettivo AND permette di decodificare una tipologia corretta di funzionamento: righe, colonne o scacchiera mentre la decodifica dell’opzione ‘’monogusto’’ avviene automaticamente in tutti e tre i controlli. XO OX XO OX XX OO XX OO XO

Per controllare la scatola dopo l’immissione del quarto cioccolatino utilizziamo un contatore x4 ( a 2 bit con CLEAR asincrono ed ENABLE ) da cui estraiamo la decodifica del 3. Al fine di posticipare di un periodo di CLOCK il controllo della rete viene inserito un FFD (dotato di ENABLE).

L’uscita Z permuta positivamente per un periodo di CLOCK quando tutti e 4 i bit sono stati inseriti e la rete ha verificato che si tratta di una scatola con configurazione accettabile OK è l’uscita che mostra il funzionamento della rete di controllo delle scatole

Colori dei segnali: In blu FILA_1 e FILA_2 In verde il CLOCK In rosso l’ENABLE In bianco l’uscita OK In giallo l’uscita Z Dopo l’abilitazione del conteggio (EN=1) la prima configurazione verificata è la scatola a righe uguali ( ), in seguito viene verificata la scatola a colonne uguali( ) e infine quella a scacchiera ( ) in cui (01)non viene conteggiato in quanto l’ENABLE durante quel periodo di CLOCK non è abilitato. Per concludere viene valutata la sequenza ( ) la quale non corrisponde a nessuna configurazione accettata per cui l’uscita non permuta positivamente.

Colori dei segnali: In blu FILA_1 e FILA_2 In verde il CLOCK In rosso l’ENABLE In bianco l’uscita OK In giallo l’uscita Z Nella simulazione post-route l’uscita Z è ritardata di 10 ns per via delle commutazioni ma rispecchia la behavioral in tutte le confi- gurazioni tranne in caso di errore dove appare un glitch su Z il quale essendo di durata molto bassa non pregiudica il comporta- mento della rete. I glitches su OK non danneggiano il funzionamento essendo solo un’ uscita di controllo.