Tecniche di progettazione Fault Tolerant

Slides:



Advertisements
Presentazioni simili
Rappresentazioni numeriche
Advertisements

MULTIVIBRATORI BISTABILI
Teoria dei codici correttori d'errore
Introduzione ai circuiti elettronici digitali
Informatica Generale Marzia Buscemi IMT Lucca
Espressioni generali e MULTIPLEXER.
Simulazione del calcolo di due numeri binari
Rappresentazione di Numeri Reali
Convertitori D/A e A/D Enzo Gandolfi.
CONTATORI CONTATORE = circuito sequenziale che conta il numero di impulsi di CK applicati al suo ingresso e fornisce un’ indicazione numerica binaria MODULO.
Circuiti Aritmetico-Logici
Rappresentazioni numeriche
(sommario delle lezioni in fondo alla pagina)
Cap. II. Funzioni Logiche
Informatica Industriale Monica Bianchini Dipartimento di Ingegneria dellInformazione Università degli Studi di Siena.
Sistemi e Tecnologie della Comunicazione
Esercitazioni su circuiti combinatori
Affidabilità.
1 Esercizio 1 Due nodi A, e B, sono collegati a un nodo C con canali di velocità pari a 500 Mb/s e 1000 Mb/s e a sua volta C è collegato al nodo D con.
Esercizio 1 Due collegamenti in cascata, AB e BC hanno una velocità rispettivamente di 100 Mb/s e 50 Mb/s e tempi di propagazione pari a 1 ms e 1.2 ms.
Politecnico di Milano Algoritmi e Architetture per la Protezione dellInformazione Multichannel Adaptive Information Systems Paolo Maistri Dipartimento.
Circuiti di memorizzazione elementari: i Flip Flop
Analisi e sintesi di circuiti combinatori
Algoritmi Paralleli e Distribuiti a.a. 2008/09 Lezione del 06/03/2009 Prof. ssa ROSSELLA PETRESCHI a cura del Dott. SAVERIO CAMINITI.
CONVERSIONE ANALOGICO-DIGITALE, A/D
CARATTERISTICHE DEI CONVERTITORI DIGITALI-ANALOGICI (DAC)
CONVERTITORI A/D ad ELEVATE PRESTAZIONI
INTRODUZIONE AI CONVERTITORI ANALOGICO-DIGITALI (ADC)
ANALOGICO-DIGITALI (ADC) DIGITALE-ANALOGICI (DAC)
Informatica 3 Codifica binaria.
A.S.E.6.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 6 Complemento a MComplemento a M Rappresentazione di numeri con segnoRappresentazione di numeri.
Gestione dei dischi RAID
Cosa è un DAC? Digital-to-Analog converter dispositivo “mixed signal”: Input digitale (parola a n bit) Output analogico: tensione o corrente.
I CODICI.
Flip-flop e Registri.
CODICI Si ringrazia il prof. Di Santo per aver gentilmente messo a disposizione il proprio materiale per la preparazione di alcune delle slides presenti.
Codici binari decimali
Algebra di Boole.
Sistemi Peer To Peer (P2P) Avanzati Gennaro Cordasco Gennaro Cordasco
Teoria dei codici correttori d'errore
Lezione 5. Ricapitolando…. Sistemi P2P puri Sistemi UniformiSistemi Non uniformi Abbiamo detto abbastanza KoordeNeighbor of Neighbor routing (NON)
Ricapitolando…. Sistemi P2P puri Sistemi UniformiSistemi Non uniformi Abbiamo detto abbastanza KoordeNeighbor of Neighbor routing (NON)
Lezione 5 Domande: Laverage path length di Chord con 2^b identificatori e N=2^b nodi è (giustificare la risposta) Laverage path length di Chord con 2^b.
La conversione analogico-digitale, campionamento e quantizzazione
Semantica per formule di un linguaggio proposizionale p.9 della dispensa.
L'algebra di Boole e le sue applicazioni
Sistema di comunicazione
Intelligenza Artificiale Algoritmi Genetici
Limiti al trasferimento di informazione u Il tempo necessario per trasmettere dellinformazione dipende da: –la velocita di segnalazione (cioe quanto velocemente.
Cos’è una sequenza? Una sequenza è una successione finita di valori, dove ogni valore ha una durata prefissata e costante (T). I valori della sequenza.
Diagramma degli stati che descrive il comportamento della rete.
Cassaforte Asincrona di Mealy
Cosa è un DAC? Digital-to-Analog converter dispositivo mixed signal: o Input digitale (parola a n bit) o Output analogico: tensione o corrente output.
Reti di CalcolatoriAndrea Frosini1 Reti di Calcolatori a.a. 2005/06 Lezione 7.
Parte Terza: Codificare l’informazione
TC 8253 TIMER COUNTER Prof. Marco Solarino.
Puntatori e gestione dinamica della memoria
Le istruzioni dell’ 8086 Classe 3.
STMicroelectronics Proposte di tesi
Capitolo 8: Progetto di Macchine a Stati Finiti Reti Logiche Contemporary Logic Design Randy H. Katz University of California, Berkeley May 1993.
Reti Logiche A Lezione xx.x Dispositivi Programmabili
Traformazioni fra Bistabili e Registri
Teoria dei sistemi Autore: LUCA ORRU'.
Chapter 5 - Part 2 1 Procedura di sintesi  Specifiche  Formulazione – Ricavare un diagramma o una tabella di stato  Assegnazione della codifica di stato.

Sistemi Elettronici Programmabili7-1 Sistemi Elettronici Programmabili Collegamenti seriali e paralleli.
Fondamenti di Informatica1 Memorizzazione su calcolatore L'unità atomica è il bit (BInary DigiT) L'insieme di 8 bit è detta byte Altre forme di memorizzazione:
Bit singolo e burst u un canale che trasmette voce tollera bene gli errori distribuiti uniformemente –perche’ errori singoli hanno effetti simili al rumore.
Politecnico di Milano © 2001 William Fornaciari La tolleranza ai guasti Concetti generali Docente: William Fornaciari Politecnico di Milano
Transcript della presentazione:

Tecniche di progettazione Fault Tolerant Per il progetto di circuiti in grado di rilevare/correggere errori causati dai guasti si fa uso della ridondanza. La ridondanza può essere di diversi tipi: Ridondanza Hardware: si aggiungono dei blocchi logici in grado di rilevare e/o correggere gli errori Ridondanza delle informazioni: si aggiungono delle informazioni che non sono necessarie durante il funzionamento del sistema ma che sono utili per recuperare a partire da informazioni errate le informazioni corrette. Ridondanza temporale: nel caso sia stato rilevato un errore le operazioni possono essere ripetute

Ridondanza Hardware: sistemi TMR Un sistema TMR (Triple Modular Redundancy) consente di mascherare l'effetto di un guasto L'overhead di un sistema TMR è > 200% L'affidabilità del sistema dipende dal Voter. Se Rv=1 M V M

Ridondanza Hardware: sistemi TMR V Se non posso trascurare l'affidabilità del voter posso utilizzare un sistema con 3 Voter Possono essere utilizzati in cascata la funzione logica di un voter è: f=ab+ac+bc M1 V M2

Posso utilizzare una struttura detta self- checking On-line testing Per rilevare il corretto funzionamento di un circuito durante il suo funzionamento posso utilizzare 2 moduli identici ed un comparatore oppure Posso utilizzare una struttura detta self- checking output M C Good/Fail M Encoded input Encoded output M Checker Error Indicator

Totally self-checking circuits Un circuito è detto TSC (Totally Self-Checking) se: È Fault secure: per ogni codeword in ingresso ogni guasto produce in uscita una parola non di codice, o non produce errori È Self-testing: per ogni guasto esiste almeno una parola di codice in ingresso che produce in uscita una parola non di codice. (consente di l'ipotesi di guasto singolo) Il checker: Determina se la parola al suo ingresso è una parola di codice Rileva i guasti al suo interno

il checker two-rail è fault-secure ed è self-testing Two-rail checker Un checker two-rail controlla se i sui ingressi X=xn..x0 e Y=yn..y0 sono tali che xi =not(yi) il checker two-rail è fault-secure ed è self-testing f fd 0 0 errore 0 1 OK 1 0 OK 1 1 errore

Ridondanza delle informazioni: codici a rilevazione/correzione di errore Un codice binario C di lunghezza n è un insieme di n bit che soddisfa alcune regole Una Codeword è un elemento dell'insieme (soddisfa le regole del codice) Una word è una n-pla che non fa parte del codice Le codeword sono un sottoinsieme di tutte le 2n possibili combinazioni. IL numero di parole appartenenti al codice C è detto size di C

Codici a rilevazione di errore: il codice di parità Il codice di parità aggiunge un bit di informazione: Per i codici a parità odd: il numero di 1 della codeword è dispari Per i codici a parità even: il numero di 1 della codeword è pari Rileva un bit errato in qualunque posizione della codeword Può essere utilizzato nelle memorie:

Generazione e controllo del codice di parità

Codici a correzione di errore: il codice di Hamming Il codice di Hamming permette di correggere un bit errato nella codeword Puo essere realizzato come la sovrapposizione di diversi codici di parità P2 P1 P0 Errato 0 0 0 OK 0 0 1 P0 0 1 0 P1 1 0 0 P2 0 1 1 D0 1 0 1 D1 1 1 0 D2 1 1 1 D3