A.S.E.20.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 20 Flip - Flop J – K Master – SlaveFlip - Flop J – K Master – Slave Soluzione alternativaSoluzione.

Slides:

Advertisements

Presentazioni simili

MULTIVIBRATORI BISTABILI

Advertisements

Fenomeni transitori: alee

Capitolo 4 Logica sequenziale

Circuiti sequenziali Capitolo 5.

Calcolatori Elettronici Parte IV

Circuiti di memorizzazione elementari: i Flip Flop

ANALOGICO-DIGITALI (ADC) DIGITALE-ANALOGICI (DAC)

Autronica LEZIONE N° 15 Reti sequenziali, concetto di memoria, anelli di reazione Esempio, Flip-Flop R-S Tecniche di descrizione Grafo orientato Diagramma.

ARCHITETTURA DEI SISTEMI ELETTRONICI

ARCHITETTURA DEI SISTEMI ELETTRONICI

ARCHITETTURA DEI SISTEMI ELETTRONICI

CIRCUITI ELETTRONICI ANALOGICI E DIGITALI

A.S.E.25.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 25 Reti sequenziali sincronizzate complesseReti sequenziali sincronizzate complesse –Macchina.

A.S.E.18.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 18 Reti sequenzialiReti sequenziali Tecniche di descrizioneTecniche di descrizione –Tabella.

Architettura Dei Sistemi Elettronici

Architettura Dei Sistemi Elettronici

ARCHITETTURA DEI SISTEMI ELETTRONICI

ARCHITETTURA DEI SISTEMI ELETTRONICI

ARCHITETTURA DEI SISTEMI ELETTRONICI

ARCHITETTURA DEI SISTEMI ELETTRONICI

ARCHITETTURA DEI SISTEMI ELETTRONICI

Argomenti complementari Capitolo 9. Clock Skew Se vi sono dei ritardi sulla linea del clock il funzionamento del circuito potrebbe risentirne pesantemente.

PSPICE – Circuiti sequenziali principali

Flip-flop e Registri.

Il livello analogico digitale Lezione 3_3 Memorie.

Come aumentare le linee di I/O?

Convertitore A/D e circuito S/H

Rete Sincrona Una rete sequenziale sincrona, è dotata di un ingresso E, di un segnale di Clock e uno di reset. Ad ogni fronte del Clock, deve essere campionato.

1 Premessa In questo progetto sono stati implementati tutti gli esercizi di Complementi di esercizi di Reti logiche. Elenco degli esercizi svolti: 1.Registro.

FlipFlop D Asincrono Il FlipFlop D è una rete sequenziale asincrona che si comporta da memoria. E' caratterizzato, nella versione più semplice, da 2 ingressi.

I Flip-Flop sono dei particolari Letch, la differenza stà che nel Flip-Flop abbiamo l’impulso di clock. Infatti ad ogni impulso il Flip-Flop cambia il.

Sistemi Complessi di reti sequenziali Pipeline

PREFAZIONE Per poter eseguire il progetto Schematico occorre installare la libreria libreria.cat e i relativi file Sch e Sym presenti nella cartella librerie,

Registro a scorrimento

L’azienda di packaging ‘’Choco-Pack’’ dispone di un macchinario per l'impacchettamento di cioccolatini in scatole da 8 pezzi. Per variare l'offerta sul.

Traformazioni fra Bistabili e Registri

Corso di recupero di Fondamenti di Elettronica – Università di Palermo

V.1. Considerazioni generali V.2. Flip-Flop V.3 Esempi applicativi

Calcolatori Elettronici Il Processore

ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 14 Contatori mediante sommatoriContatori mediante sommatori Ring CountersRing Counters Modelli di reti.

ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 11 Reti sequenzialiReti sequenziali BistabileBistabile Flip - Flop S – RFlip - Flop S – R 11.1A.S.E.

ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 12 Flip - Flop S – R CloccatoFlip - Flop S – R Cloccato D LatchD Latch TemporizzazioniTemporizzazioni Durata.

Clocking Il segnale di Clock definisce quando i segnali possono essere letti e quando possono essere scritti Fronte di discesa (negativo) Falling edge.

LATCH. Circuiti Sequenziali I circuiti sequenziali sono circuiti in cui lo stato di uscita del sistema dipende non soltanto dallo stato di ingresso presente.

Circuiti di memorizzazione elementari: i Flip Flop

C.E.A.D.12.1 CIRCUITI ELETTRONICI ANALOGICI E DIGITALI LEZIONE N° 12 (2 ore) Flip – Flop Soft node e dinamiciFlip – Flop Soft node e dinamici Confronto.

ARCHITETTURA DEI SISTEMI ELETTRONICI

ARCHITETTURA DEI SISTEMI ELETTRONICI

Architettura degli Elaboratori 1

A.S.E.24.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 24 Reti sequenziali sincronizzate complesseReti sequenziali sincronizzate complesse –Macchina.

A.S.E.25.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 25 Reti sequenziali sincronizzate complesseReti sequenziali sincronizzate complesse RichiamiRichiami.

A.S.E.22.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 22 Riconoscitore di sequenzaRiconoscitore di sequenza Sintesi di contatore modulo 8Sintesi di.

A.S.E.18.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 18 Reti sequenzialiReti sequenziali –concetto di memoria –anelli di reazione EsempioEsempio.

A.S.E.23.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 23 Sintesi di contatore modulo 8Sintesi di contatore modulo 8 Contatori modulo 2 NContatori.

A.S.E.21.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 21 Tecnica di sintesiTecnica di sintesi EsempiEsempi Riduzione del numero di statiRiduzione.

Reti Sequenziali Corso di Architetture degli Elaboratori Reti Sequenziali.

A.S.E.22.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 22 Sintesi di contatore modulo 8Sintesi di contatore modulo 8 Contatori modulo 2 NContatori.

A.S.E.18.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 18 Flip-flop S-R Master-slaveFlip-flop S-R Master-slave Flip-flop J-K Master-slaveFlip-flop.

A.S.E.19.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 19 Flip-Flop R-SFlip-Flop R-S Variabili di statoVariabili di stato Flip-Flop R-S con abilitazioneFlip-Flop.

A.S.E.19.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 19 Contatori Sincroni modulo “2 N ”Contatori Sincroni modulo “2 N ” Contatori sincroni modulo.

A.S.E.26.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 26 Reti sequenziali sincronizzate complesseReti sequenziali sincronizzate complesse EsempioEsempio.

A.S.E.21.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 21 Flip - Flop J – K Master – SlaveFlip - Flop J – K Master – Slave Soluzione alternativaSoluzione.

A.S.E.16.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 16 Porte Tri StatePorte Tri State Reti sequenzialiReti sequenziali –concetto di memoria –anelli.

COMPONENTE Il componente 7474 è formato da due Flip Flop D. Pertanto presenta come ingressi: 1PRN/1CLRN e 2PRN/2CLRN, ossia PRESET/CLEAR asincroni.

ELETTRONICA DIGITALE – circuiti sequenziali

Calcolatori Elettronici

ELETTRONICA DIGITALE – circuiti sequenziali

Flip flop sincronizzati Spesso l’eventuale cambiamento di stato di un flip-flop non si fa coincidere con l’istante in cui si modificano i valori dei bit.

Laboratorio di Architettura Degli Elaboratori1 PSPICE – Circuiti sequenziali.

Memorie Laboratorio di Architetture degli Elaboratori I

Transcript della presentazione:

A.S.E.20.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 20 Flip - Flop J – K Master – SlaveFlip - Flop J – K Master – Slave Soluzione alternativaSoluzione alternativa Flip - Flop T (TOGGLE)Flip - Flop T (TOGGLE) Contatore modulo 2 NContatore modulo 2 N Flip – Flop D con Clear e PresetFlip – Flop D con Clear e Preset

A.S.E.20.2 Richiami Clock a due fasiClock a due fasi Descrizione del Flip Flop R-S Master - SlaveDescrizione del Flip Flop R-S Master - Slave Flip - Flop R-S edge-triggeredFlip - Flop R-S edge-triggered Flip – Flop D trasparenteFlip – Flop D trasparente Flip – Flop D edge-triggeredFlip – Flop D edge-triggered

A.S.E.20.3 Flip - Flop J – K Master - Slave Tabella di VeritàSchema logicoTabella di VeritàSchema logico CkCkCkCk J Q QQQQK CkJKQ 0XXQ 1XXQ XXQ 00Q QQQQ S Q Ck  Q R

A.S.E.20.4 Forme d’onda Forme d’onda Ck J K t S = J x  Q R = K x Q Q QQ Ck J Q QQQQK S Q Ck Q R

A.S.E.20.5 Soluzione alternativa K J QQ Ck Q QMQM QMQM A B C D

A.S.E.20.6 Tabella Tabella CkJKAB QMQMQMQM QMQMQMQMCDQQ X0011 QMQMQMQM QMQMQMQM QMQMQMQM QMQMQMQM QMQMQMQM QMQMQMQM 0XX11 QMQMQMQM QMQMQMQM QMQMQMQM QMQMQMQM QMQMQMQM QMQMQMQM (0) (1) (0) (1) K J QQ Ck Q QMQM QMQM A B C D

A.S.E.20.7 Flip - Flop T (TOGGLE) Tabella di VeritàSchema logicoTabella di VeritàSchema logico Ck T Q QQQQ CkTQ 0XQ 1XQ XQ 0Q 1 QQQQ S Q Ck  Q R

A.S.E.20.8 Forme d’onda Ck T Q Il Flip – Flop T divide per 2 la frequenza del Clock Il Flip – Flop T divide per 2 la frequenza del Clock SimboloSimbolo t T Q Ck

A.S.E.20.9 Flip - Flop T altre soluzioni Soluzione 1Soluzione 2Soluzione 1Soluzione 2 D Q Ck D Q Ck Ck T Q Ck Q

A.S.E Flip – Flop T in cascata T Q Ck T Q Ck T Q Ck T Q Ck Q0Q0Q0Q0 C E Q1Q1Q1Q1 Q2Q2Q2Q2 Q3Q3Q3Q3

A.S.E Forme d’onda C E Q0Q0 t Q1Q1 Q2Q2 Q3Q

A.S.E Contatore modulo 2 N con riporto seriale Sequenza di uscitaSequenza di uscita NQ3Q2Q1Q

A.S.E Problema del riporto seriale Forme d’ondaForme d’onda C T Q0Q0 t Q1Q1 Q2Q2 Q3Q

A.S.E Osservazioini Il Flip-Flop D edge triggered elemento base delle reti sincronizzateIl Flip-Flop D edge triggered elemento base delle reti sincronizzate Non è possibile prevedere il valore dell’uscita del Flip –Flop all’accensioneNon è possibile prevedere il valore dell’uscita del Flip –Flop all’accensione Può essere necessario inizializzare il sistema anche durante il normale funzionamentoPuò essere necessario inizializzare il sistema anche durante il normale funzionamento L’inizzializzazione può richiedere il caricamento di un particolare valoreL’inizzializzazione può richiedere il caricamento di un particolare valore L’inizializzazione deve essere indipendente dai fronti del Clock (asincrona)L’inizializzazione deve essere indipendente dai fronti del Clock (asincrona)

A.S.E Flip – Flop D (Edge Triggered) con CLEAR & PRESET asincroni Q D Ck Clear 11 22 Preset D Ck Q Preset Clear

A.S.E Verifica Pr = 0, Ck = 1 Q D Ck Clear 11 22 Preset X

A.S.E Verifica Pr = 0, Ck = 0, D = 1 Q D Ck Clear 11 22 Preset

A.S.E Verifica Pr = 0, Ck = 0, D = 0 Q D Ck Clear 11 22 Preset

A.S.E Registro a scorrimento (shift register) Serial In Serial Out (SISO)Serial In Serial Out (SISO) In Ck Out D Q Ck D Q Ck D Q Ck D Q Ck In Out t

A.S.E Registro a scorrimento 2 Serial In Parallel Out (SIPO)Serial In Parallel Out (SIPO) In Ck Out D Q Ck D Q Ck D Q Ck D Q Ck Q0Q0 In Out t Q3Q3 Q2Q2 Q1Q1 Q0Q0 Q3Q3 Q2Q2 Q1Q

A.S.E Registro a scorrimento 3 Parallel In Serial Out (PISO)Parallel In Serial Out (PISO) Clear Out Load Pr D Q Ck Cl Pr D Q Ck Cl Pr D Q Ck Cl Pr D Q Ck Cl Ck

A.S.E Registro a scorrimento 4 Parallel In Parallel Out (PIPO)Parallel In Parallel Out (PIPO) Clear Out Load Pr D Q Ck Cl Pr D Q Ck Cl Pr D Q Ck Cl Pr D Q Ck Cl Ck

A.S.E Registro di sincronizzazione PIPO Ver. 2PIPO Ver. 2 In Ck D Q Ck D Q Ck D Q Ck D Q Ck Q3Q3 Q2Q2 Q1Q1 Q0Q0

A.S.E CONCLUSIONI Flip - Flop J – K Master – SlaveFlip - Flop J – K Master – Slave Soluzione alternativaSoluzione alternativa Flip - Flop T (TOGGLE)Flip - Flop T (TOGGLE) Contatore modulo 2 NContatore modulo 2 N Flip – Flop D con Clear e PresetFlip – Flop D con Clear e Preset