A.S.E.22.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 22 Sintesi di contatore modulo 8Sintesi di contatore modulo 8 Contatori modulo 2 NContatori.

Slides:



Advertisements
Presentazioni simili
MULTIVIBRATORI BISTABILI
Advertisements

Dalla macchina alla rete
Capitolo 4 Logica sequenziale
CONTATORI CONTATORE = circuito sequenziale che conta il numero di impulsi di CK applicati al suo ingresso e fornisce un’ indicazione numerica binaria MODULO.
Circuiti sequenziali Capitolo 5.
Introduzione ai circuiti sequenziali
Circuiti di memorizzazione elementari: i Flip Flop
Autronica LEZIONE N° 15 Reti sequenziali, concetto di memoria, anelli di reazione Esempio, Flip-Flop R-S Tecniche di descrizione Grafo orientato Diagramma.
ARCHITETTURA DEI SISTEMI ELETTRONICI
ARCHITETTURA DEI SISTEMI ELETTRONICI
ARCHITETTURA DEI SISTEMI ELETTRONICI
A.S.E.25.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 25 Reti sequenziali sincronizzate complesseReti sequenziali sincronizzate complesse –Macchina.
A.S.E.18.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 18 Reti sequenzialiReti sequenziali Tecniche di descrizioneTecniche di descrizione –Tabella.
Architettura Dei Sistemi Elettronici
Architettura Dei Sistemi Elettronici
ARCHITETTURA DEI SISTEMI ELETTRONICI
ARCHITETTURA DEI SISTEMI ELETTRONICI
ARCHITETTURA DEI SISTEMI ELETTRONICI
ARCHITETTURA DEI SISTEMI ELETTRONICI
A.S.E.29.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 29 Riconoscitore di sequenza 1Riconoscitore di sequenza 1 Sintesi del Flip-Flop D latchSintesi.
ARCHITETTURA DEI SISTEMI ELETTRONICI
Ottobre 2002IFTS2002 Acq. Dati Remoti: INFORMATICA 1 Commutazione logica.
PSPICE – Circuiti sequenziali principali
Flip-flop e Registri.
Macchine sequenziali.
Dalla macchina alla rete: reti LLC
Macchine sequenziali.
Rete Sincrona Una rete sequenziale sincrona, è dotata di un ingresso E, di un segnale di Clock e uno di reset. Ad ogni fronte del Clock, deve essere campionato.
MACCHINE A STATI FINITI
Contatore: esempio di circuito sequenziale
Sistemi Complessi di reti sequenziali Pipeline
Teoria dei sistemi Autore: LUCA ORRU'.
Corso di recupero di Fondamenti di Elettronica – Università di Palermo
Analisi e Sintesi di un contatore BCD con Quartus II
ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 14 Contatori mediante sommatoriContatori mediante sommatori Ring CountersRing Counters Modelli di reti.
ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 11 Reti sequenzialiReti sequenziali BistabileBistabile Flip - Flop S – RFlip - Flop S – R 11.1A.S.E.
ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 12 Flip - Flop S – R CloccatoFlip - Flop S – R Cloccato D LatchD Latch TemporizzazioniTemporizzazioni Durata.
Algebra di Boole.
Circuiti di memorizzazione elementari: i Flip Flop
ARCHITETTURA DEI SISTEMI ELETTRONICI
ARCHITETTURA DEI SISTEMI ELETTRONICI
RETI LOGICHE Daniele Manzaroli
ARCHITETTURA DEI SISTEMI ELETTRONICI
A.S.E.15.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 15 Sommatori velociSommatori veloci Reti combinatorie frequentiReti combinatorie frequenti ComparatoriComparatori.
Dalla macchina alla rete: reti LLC. Dalla macchina alla rete Per realizzare una macchina sequenziale è necessario –Codificare gli insiemi I,S,O con variabili.
A.S.E.20.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 20 Flip - Flop J – K Master – SlaveFlip - Flop J – K Master – Slave Soluzione alternativaSoluzione.
Architettura degli Elaboratori 1
A.S.E.24.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 24 Reti sequenziali sincronizzate complesseReti sequenziali sincronizzate complesse –Macchina.
A.S.E.25.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 25 Reti sequenziali sincronizzate complesseReti sequenziali sincronizzate complesse RichiamiRichiami.
A.S.E.22.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 22 Riconoscitore di sequenzaRiconoscitore di sequenza Sintesi di contatore modulo 8Sintesi di.
A.S.E.18.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 18 Reti sequenzialiReti sequenziali –concetto di memoria –anelli di reazione EsempioEsempio.
A.S.E.23.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 23 Sintesi di contatore modulo 8Sintesi di contatore modulo 8 Contatori modulo 2 NContatori.
A.S.E.14.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 14 Sommatori velociSommatori veloci Reti combinatorie frequentiReti combinatorie frequenti ComparatoriComparatori.
A.S.E.21.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 21 Tecnica di sintesiTecnica di sintesi EsempiEsempi Riduzione del numero di statiRiduzione.
Reti Sequenziali Corso di Architetture degli Elaboratori Reti Sequenziali.
A.S.E.18.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 18 Flip-flop S-R Master-slaveFlip-flop S-R Master-slave Flip-flop J-K Master-slaveFlip-flop.
A.S.E.19.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 19 Flip-Flop R-SFlip-Flop R-S Variabili di statoVariabili di stato Flip-Flop R-S con abilitazioneFlip-Flop.
Capitolo 10: Realizzazione di Macchine a Stati Finiti Reti Logiche Contemporary Logic Design Randy H. Katz University of California, Berkeley May.
A.S.E.19.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 19 Contatori Sincroni modulo “2 N ”Contatori Sincroni modulo “2 N ” Contatori sincroni modulo.
A.S.E.26.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 26 Reti sequenziali sincronizzate complesseReti sequenziali sincronizzate complesse EsempioEsempio.
A.S.E.27.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 27 Descrizione AT90S8515Descrizione AT90S8515 Linguaggio ASSEMBLER per AVRLinguaggio ASSEMBLER.
A.S.E.15.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 15 Sommatori velociSommatori veloci.
A.S.E.21.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 21 Flip - Flop J – K Master – SlaveFlip - Flop J – K Master – Slave Soluzione alternativaSoluzione.
ARCHITETTURA DEI SISTEMI ELETTRONICI
A.S.E.16.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 16 Porte Tri StatePorte Tri State Reti sequenzialiReti sequenziali –concetto di memoria –anelli.
TEORIA DEGLI AUTOMI Una macchina sequenziale a stati finiti o AUTOMA a stati finiti è un sistema sequenziale che ha un insieme finito di stati interni,
Calcolatori Elettronici
Politecnico di MilanoC.Brandolese, F.Salice Sintesi FSM – Prima parte Calcolatori Elettronici.
Modelli strutturali reti sequenziali. Il transitorio nelle reti Una rete combinatoria ideale è definita dal mapping Y=f(X) in cui X e Y sono vettori di.
Sintesi dei circuiti sequenziali
Transcript della presentazione:

A.S.E.22.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 22 Sintesi di contatore modulo 8Sintesi di contatore modulo 8 Contatori modulo 2 NContatori modulo 2 N Contatori modulo “N” qualunqueContatori modulo “N” qualunque

A.S.E.22.2 Richiami Registri SISO, SIPO, PISO, PIPORegistri SISO, SIPO, PISO, PIPO Sintesi di reti sequenziali sincrone Macchina di MEALYMacchina di MEALY Macchina di MOOREMacchina di MOORE Tabella delle transizioniTabella delle transizioni Numerazione degli statiNumerazione degli stati Sintesi delle reti combinatorieSintesi delle reti combinatorie

A.S.E.22.3 Contatore modulo 8 Grafo ABCD E FG H

A.S.E.22.4 Diagramma di flusso 000 T=1 001 T=1 010 T=1 011 T=1 100 T=1 101 T=1 110 T=1 111 T=1 N N N NN N N N A B C D E F G H

A.S.E.22.5 Tabella delle transiziono TXYZX’Y’Z’ T=1 001 T=1 010 T=1 011 T=1 100 T=1 101 T=1 110 T=1 111 T=1 N N N NN N N N A B C D E F G H

A.S.E.22.6 Mappe TXYZX’Y’Z’ X’ TX YZ Y’ TX YZ Z’ TX YZ

A.S.E.22.7 Schema X Q2Q2 Q1Q1 Q0Q0 Ck CLK DQ DQ DQ Z Y X

A.S.E.22.8 Contatore sincrono modulo 2 N T Q Ck Q0Q0Q0Q0 Ck E Q1Q1Q1Q1 Q2Q2Q2Q2 Q3Q3Q3Q3 T Q Ck T Q Ck T Q Ck T1 T2 T3

A.S.E.22.9 Forme d’onda Ck E Q0Q0 Q1Q1 Q2Q2 Q3Q t T1T1 T2T2 T3T3

A.S.E Contatore sincrono modulo 10 T Q Ck Q0Q0Q0Q0 Ck E Q1Q1Q1Q1 Q2Q2Q2Q2 Q3Q3Q3Q3 T Q Ck T Q Ck T Q Ck T1 T2 T3 R BF Co

A.S.E Forme d’onda Ck E Q0Q0 Q1Q1 Q2Q2 Q3Q t T1T1 T2T2 T3T3 B F R

A.S.E Contatori decadici in cascata Q 3 Q 2 Q 1 Q 0 Co E Ck Q 3 Q 2 Q 1 Q 0 Co E Ck Q 3 Q 2 Q 1 Q 0 Co E Ck E Ck Dec 0 Dec 1 Dec 2

A.S.E Contatore modulo “N” (con N che non è potenza del 2) Nomero di Flip – Flop necessariNomero di Flip – Flop necessari K con 2 K ≤ N < 2 K+1K con 2 K ≤ N < 2 K+1 Gruppo di rivelazione RGruppo di rivelazione R R = N – 1R = N – 1 Gruppo di blocco BGruppo di blocco B agisce sull’ingresso T dei F-F che non devono commutare agisce sull’ingresso T dei F-F che non devono commutare Gruppo forzante FGruppo forzante F Agisce sull’ingressi T dei F-F che devono commutareAgisce sull’ingressi T dei F-F che devono commutare

A.S.E Tabella BLOCCA FORZA RIVELA

A.S.E Problema della funzione “FORZA” I F-F che sono forzati a commutare lo fanno anche se l’abilitazione (E) non è attivaI F-F che sono forzati a commutare lo fanno anche se l’abilitazione (E) non è attiva Problema particolarmente sentito nel caso di più blocchi in cascata (BCD in cascata)Problema particolarmente sentito nel caso di più blocchi in cascata (BCD in cascata) Si evita portando il segnale di abilitazione anche al blocco di rilvelazioneSi evita portando il segnale di abilitazione anche al blocco di rilvelazione

A.S.E Contatore sincrono modulo 10 T Q Ck Q0Q0Q0Q0 Ck E Q1Q1Q1Q1 Q2Q2Q2Q2 Q3Q3Q3Q3 T Q Ck T Q Ck T Q Ck T1 T2 T3 R BF Co

A.S.E Contatore mediante sommatore Architettura baseArchitettura base  0, 1 Ck

A.S.E Contatore mediante sommatore Uso de Full AdderUso de Full Adder FA

A.S.E Contatore mediante sommatore Uso dell’ half adderUso dell’ half adder HA 1

A.S.E CONCLUSIONI Sintesi di Riconoscitore di sequenzaSintesi di Riconoscitore di sequenza Sintesi di contatore modulo 8Sintesi di contatore modulo 8 Contatori modulo 2 NContatori modulo 2 N Contatori modulo “N” qualunqueContatori modulo “N” qualunque