A.S.E.19.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 19 Contatori Sincroni modulo “2 N ”Contatori Sincroni modulo “2 N ” Contatori sincroni modulo.

Slides:



Advertisements
Presentazioni simili
MULTIVIBRATORI BISTABILI
Advertisements

Fenomeni transitori: alee
Dalla macchina alla rete
Capitolo 4 Logica sequenziale
CONTATORI CONTATORE = circuito sequenziale che conta il numero di impulsi di CK applicati al suo ingresso e fornisce un’ indicazione numerica binaria MODULO.
Circuiti sequenziali Capitolo 5.
Introduzione ai circuiti sequenziali
Circuiti di memorizzazione elementari: i Flip Flop
ANALOGICO-DIGITALI (ADC) DIGITALE-ANALOGICI (DAC)
ANALOGICO-DIGITALI (ADC) DIGITALE-ANALOGICI (DAC)
Autronica LEZIONE N° 15 Reti sequenziali, concetto di memoria, anelli di reazione Esempio, Flip-Flop R-S Tecniche di descrizione Grafo orientato Diagramma.
ARCHITETTURA DEI SISTEMI ELETTRONICI
ARCHITETTURA DEI SISTEMI ELETTRONICI
ARCHITETTURA DEI SISTEMI ELETTRONICI
ARCHITETTURA DEI SISTEMI ELETTRONICI
A.S.E.25.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 25 Reti sequenziali sincronizzate complesseReti sequenziali sincronizzate complesse –Macchina.
A.S.E.18.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 18 Reti sequenzialiReti sequenziali Tecniche di descrizioneTecniche di descrizione –Tabella.
Architettura Dei Sistemi Elettronici
ARCHITETTURA DEI SISTEMI ELETTRONICI
ARCHITETTURA DEI SISTEMI ELETTRONICI
ARCHITETTURA DEI SISTEMI ELETTRONICI
ARCHITETTURA DEI SISTEMI ELETTRONICI
ARCHITETTURA DEI SISTEMI ELETTRONICI
ARCHITETTURA DEI SISTEMI ELETTRONICI
Argomenti complementari Capitolo 9. Clock Skew Se vi sono dei ritardi sulla linea del clock il funzionamento del circuito potrebbe risentirne pesantemente.
PSPICE – Circuiti sequenziali principali
Flip-flop e Registri.
Macchine sequenziali.
Dalla macchina alla rete: reti LLC
Rete Sincrona Una rete sequenziale sincrona, è dotata di un ingresso E, di un segnale di Clock e uno di reset. Ad ogni fronte del Clock, deve essere campionato.
FlipFlop D Asincrono Il FlipFlop D è una rete sequenziale asincrona che si comporta da memoria. E' caratterizzato, nella versione più semplice, da 2 ingressi.
FlipFlop D Asincrono Il FlipFlop D è una rete sequenziale asincrona che si comporta da memoria. E' caratterizzato, nella versione più semplice, da 2 ingressi.
MACCHINE A STATI FINITI
I Flip-Flop sono dei particolari Letch, la differenza stà che nel Flip-Flop abbiamo l’impulso di clock. Infatti ad ogni impulso il Flip-Flop cambia il.
Sistemi Complessi di reti sequenziali Pipeline
Traformazioni fra Bistabili e Registri
Corso di recupero di Fondamenti di Elettronica – Università di Palermo
V.1. Considerazioni generali V.2. Flip-Flop V.3 Esempi applicativi
Analisi e Sintesi di un contatore BCD con Quartus II
ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 14 Contatori mediante sommatoriContatori mediante sommatori Ring CountersRing Counters Modelli di reti.
ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 11 Reti sequenzialiReti sequenziali BistabileBistabile Flip - Flop S – RFlip - Flop S – R 11.1A.S.E.
ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 12 Flip - Flop S – R CloccatoFlip - Flop S – R Cloccato D LatchD Latch TemporizzazioniTemporizzazioni Durata.
ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 8 Enumerazione di funzioniEnumerazione di funzioni Reti logicheReti logiche Reti logiche combinatorieReti.
LATCH. Circuiti Sequenziali I circuiti sequenziali sono circuiti in cui lo stato di uscita del sistema dipende non soltanto dallo stato di ingresso presente.
Algebra di Boole.
Circuiti di memorizzazione elementari: i Flip Flop
ARCHITETTURA DEI SISTEMI ELETTRONICI
ARCHITETTURA DEI SISTEMI ELETTRONICI
Dalla macchina alla rete: reti LLC. Dalla macchina alla rete Per realizzare una macchina sequenziale è necessario –Codificare gli insiemi I,S,O con variabili.
A.S.E.20.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 20 Flip - Flop J – K Master – SlaveFlip - Flop J – K Master – Slave Soluzione alternativaSoluzione.
Architettura degli Elaboratori 1
A.S.E.24.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 24 Reti sequenziali sincronizzate complesseReti sequenziali sincronizzate complesse –Macchina.
A.S.E.25.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 25 Reti sequenziali sincronizzate complesseReti sequenziali sincronizzate complesse RichiamiRichiami.
A.S.E.22.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 22 Riconoscitore di sequenzaRiconoscitore di sequenza Sintesi di contatore modulo 8Sintesi di.
A.S.E.18.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 18 Reti sequenzialiReti sequenziali –concetto di memoria –anelli di reazione EsempioEsempio.
A.S.E.23.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 23 Sintesi di contatore modulo 8Sintesi di contatore modulo 8 Contatori modulo 2 NContatori.
A.S.E.21.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 21 Tecnica di sintesiTecnica di sintesi EsempiEsempi Riduzione del numero di statiRiduzione.
Reti Sequenziali Corso di Architetture degli Elaboratori Reti Sequenziali.
A.S.E.22.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 22 Sintesi di contatore modulo 8Sintesi di contatore modulo 8 Contatori modulo 2 NContatori.
A.S.E.18.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 18 Flip-flop S-R Master-slaveFlip-flop S-R Master-slave Flip-flop J-K Master-slaveFlip-flop.
A.S.E.19.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 19 Flip-Flop R-SFlip-Flop R-S Variabili di statoVariabili di stato Flip-Flop R-S con abilitazioneFlip-Flop.
A.S.E.26.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 26 Reti sequenziali sincronizzate complesseReti sequenziali sincronizzate complesse EsempioEsempio.
A.S.E.21.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 21 Flip - Flop J – K Master – SlaveFlip - Flop J – K Master – Slave Soluzione alternativaSoluzione.
A.S.E.16.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 16 Porte Tri StatePorte Tri State Reti sequenzialiReti sequenziali –concetto di memoria –anelli.
TEORIA DEGLI AUTOMI Una macchina sequenziale a stati finiti o AUTOMA a stati finiti è un sistema sequenziale che ha un insieme finito di stati interni,
ELETTRONICA DIGITALE – circuiti sequenziali
Calcolatori Elettronici
Modelli strutturali reti sequenziali. Il transitorio nelle reti Una rete combinatoria ideale è definita dal mapping Y=f(X) in cui X e Y sono vettori di.
Flip flop sincronizzati Spesso l’eventuale cambiamento di stato di un flip-flop non si fa coincidere con l’istante in cui si modificano i valori dei bit.
Memorie Laboratorio di Architetture degli Elaboratori I
Transcript della presentazione:

A.S.E.19.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 19 Contatori Sincroni modulo “2 N ”Contatori Sincroni modulo “2 N ” Contatori sincroni modulo “N”Contatori sincroni modulo “N” Modelli di reti sequenzialiModelli di reti sequenziali Descrizione di reti sequenzialiDescrizione di reti sequenziali

A.S.E.19.2 Richiami Flip-flop S-R Master-slaveFlip-flop S-R Master-slave Flip-flop J-K Master-slaveFlip-flop J-K Master-slave Flip-flop D Master-slave Flip-flop D Master-slave Flip-flop T Master-slaveFlip-flop T Master-slave Flip-flop D Edge triggered Flip-flop D Edge triggered RegistriRegistri ContatoriContatori

A.S.E.19.3 Flip - Flop T (TOGGLE) Tabella di VeritàSchema logicoTabella di VeritàSchema logico Ck T Q QQQQ CkTQ 0XQ 1XQ XQ 0Q 1 QQQQ S Q Ck  Q R

A.S.E.19.4 Forme d’onda Ck T Q Il Flip – Flop T divide per 2 la frequenza del Clock Il Flip – Flop T divide per 2 la frequenza del Clock SimboloSimbolo t T Q Ck

A.S.E.19.5 Flip – Flop T in cascata T Q Ck T Q Ck T Q Ck T Q Ck Q0Q0Q0Q0 C E Q1Q1Q1Q1 Q2Q2Q2Q2 Q3Q3Q3Q3

A.S.E.19.6 Forme d’onda Ck E Q0Q0 Q1Q1 Q2Q2 Q3Q t T1T1 T2T2 T3T3

A.S.E.19.7 Contatore modulo 2 N con riporto seriale Sequenza di uscitaSequenza di uscita NQ3Q2Q1Q

A.S.E.19.8 Problema del riporto seriale Forme d’ondaForme d’onda C T Q0Q0 t Q1Q1 Q2Q2 Q3Q

A.S.E.19.9 Contatore sincrono modulo 2 N T Q Ck Q0Q0Q0Q0 Ck E Q1Q1Q1Q1 Q2Q2Q2Q2 Q3Q3Q3Q3 T Q Ck T Q Ck T Q Ck T1 T2 T3

A.S.E Forme d’onda Ck E Q0Q0 Q1Q1 Q2Q2 Q3Q t T1T1 T2T2 T3T3

A.S.E Contatore sincrono modulo 10 T Q Ck Q0Q0Q0Q0 Ck E Q1Q1Q1Q1 Q2Q2Q2Q2 Q3Q3Q3Q3 T Q Ck T Q Ck T Q Ck T1 T2 T3 R BF Co

A.S.E Forme d’onda Ck E Q0Q0 Q1Q1 Q2Q2 Q3Q t T1T1 T2T2 T3T3 B F R

A.S.E Contatori decadici in cascata Q 3 Q 2 Q 1 Q 0 Co E Ck Q 3 Q 2 Q 1 Q 0 Co E Ck Q 3 Q 2 Q 1 Q 0 Co E Ck E Ck Dec 0 Dec 1 Dec 2

A.S.E Contatore modulo “N” (con N che non è potenza del 2) NUmero di Flip–Flop necessariNUmero di Flip–Flop necessari K con 2 K ≤ N < 2 K+1K con 2 K ≤ N < 2 K+1 Gruppo di rivelazione RGruppo di rivelazione R R = N – 1R = N – 1 Gruppo di blocco BGruppo di blocco B agisce sull’ingresso T dei F-F che non devono commutare agisce sull’ingresso T dei F-F che non devono commutare Gruppo forzante FGruppo forzante F Agisce sull’ingressi T dei F-F che devono commutareAgisce sull’ingressi T dei F-F che devono commutare

A.S.E Tabella BLOCCA FORZA RIVELA

A.S.E Problema della funzione “FORZA” I F-F che sono forzati a commutare lo fanno anche se l’abilitazione (E) non è attivaI F-F che sono forzati a commutare lo fanno anche se l’abilitazione (E) non è attiva Problema particolarmente sentito nel caso di più blocchi in cascata (BCD in cascata)Problema particolarmente sentito nel caso di più blocchi in cascata (BCD in cascata) Si evita portando il segnale di abilitazione anche al blocco di rilvelazioneSi evita portando il segnale di abilitazione anche al blocco di rilvelazione

A.S.E Contatore sincrono modulo 10 T Q Ck Q0Q0Q0Q0 Ck E Q1Q1Q1Q1 Q2Q2Q2Q2 Q3Q3Q3Q3 T Q Ck T Q Ck T Q Ck T1 T2 T3 R BF Co

A.S.E Contatore mediante sommatore Architettura baseArchitettura base  0, 1 Ck

A.S.E Contatore mediante sommatore Uso de Full AdderUso de Full Adder FA

A.S.E Contatore mediante sommatore Uso dell’ half adderUso dell’ half adder HA 1

A.S.E Modello 1 di rete sequenziale R R’ X1X1 XnXn z1z1 zmzm s1s1 sksk s’ 1 s’ k tt La rete R’ è priva di anelli, ovvero è una rete combinatoria

A.S.E Macchina di MEALY 1 Le uscite sono funzioni delle variabili di stato e degli ingressiLe uscite sono funzioni delle variabili di stato e degli ingressi R R’ X1X1 XnXn z1z1 s p1 s Pk s n1 s nk a1a1 anan a n+1 a n+k z1z1 zmzm z m+1 z m+k zmzm Memoria

A.S.E Macchina di MOORE 1 Le variabili d’uscita, in un determinato istante, sono funzione del sole variabili di statoLe variabili d’uscita, in un determinato istante, sono funzione del sole variabili di stato R CN 1 X1X1 XnXn z1z1 zWzW s1s1 sksk s’ k s’ 1 a1a1 anan a n+1 a n+k z1z1 zmzm z m+1 zkzk CN 2 Memoria

A.S.E Instabilità Segnale di CLOCKSegnale di CLOCK La memoria cambia le proprie usciti in corrispondenza del fronte di discesa (salita) del CLOCKLa memoria cambia le proprie usciti in corrispondenza del fronte di discesa (salita) del CLOCK T V

A.S.E Macchina di MEALY 2 Le uscite sono funzioni delle variabili di stato e degli ingressiLe uscite sono funzioni delle variabili di stato e degli ingressi R R’ X1X1 XnXn z1z1 s p1 s Pk s n1 s nk a1a1 anan a n+1 a n+k z1z1 zmzm z m+1 z m+k zmzm Ck

A.S.E Macchina di MOORE 2 Le variabili d’uscita, in un determinato istante, sono funzione del sole variabili di statoLe variabili d’uscita, in un determinato istante, sono funzione del sole variabili di stato R CN 1 X1X1 XnXn z1z1 zWzW s1s1 sksk s’ k s’ 1 a1a1 anan a n+1 a n+k z1z1 zmzm z m+1 zkzk CN 2 Ck

A.S.E Rete sequenziale sincronizzata Per il corretto funzionamento è necessario che siano rispettati i tempi T setup e T hold del registro R R’ X1X1 XnXn z1z1 s p1 s Pk s n1 s nk a1a1 anan a n+1 a n+k z1z1 zmzm z m+1 z m+k zmzm Ck

A.S.E Temporizzazione Condizioni sugli ingressiCondizioni sugli ingressi Ck X SpSp SnSn Z t Tp Th Tp Th TsTxTcs Tcz

A.S.E Glossario Th= T hold (tempo di mantenimento dopo il campionamento)Th= T hold (tempo di mantenimento dopo il campionamento) Ts=T setup (tempo di stabilizzazione prima del campionamento)Ts=T setup (tempo di stabilizzazione prima del campionamento) Tp=T propagation (tempo di propagazione del dato nel Flip –Flop D)Tp=T propagation (tempo di propagazione del dato nel Flip –Flop D) Tx=T input (tempo durante il quale gli ingressi possono variare)Tx=T input (tempo durante il quale gli ingressi possono variare) Tcs=T calc-s (Tempo di calcolo delle variabili di stato)Tcs=T calc-s (Tempo di calcolo delle variabili di stato) Tcz=T calc-z (Tempo di calcolo delle variabili d’uscita)Tcz=T calc-z (Tempo di calcolo delle variabili d’uscita)

A.S.E Osservazioni In questa macchina il tempo di calcolo delle variabili di stato limita pesantemente l’intervallo di tempo durante il quale gli ingressi possono essere instabiliIn questa macchina il tempo di calcolo delle variabili di stato limita pesantemente l’intervallo di tempo durante il quale gli ingressi possono essere instabili Per garantire la sincronizzazione degli ingressi si può mettere una barriera di F-F D (un Registro) subito dopo i terminali d’ingressoPer garantire la sincronizzazione degli ingressi si può mettere una barriera di F-F D (un Registro) subito dopo i terminali d’ingresso

A.S.E Macchina di Mealy Le uscite sono funzioni delle variabili di stato e degli ingressiLe uscite sono funzioni delle variabili di stato e degli ingressi R R’ X1X1 XnXn z1z1 s p1 s Pk s n1 s nk a1a1 anan a n+1 a n+k z1z1 zmzm z m+1 z m+k zmzm Ck

A.S.E Problema dell’instabilità Presenza di anelli multipliPresenza di anelli multipli A causa dei ritardi sulle porte le uscite oscillano A causa dei ritardi sulle porte le uscite oscillano R S 0101 QQ CkA 1010 Q J* K*

A.S.E Osservazioni Le uscite sono asincroneLe uscite sono asincrone È pericoloso usare più reti fra loro connesseÈ pericoloso usare più reti fra loro connesse si può ottenere una macchina asincrona “nascosta”si può ottenere una macchina asincrona “nascosta”

A.S.E Macchina di MOORE Le variabili d’uscita, in un determinato istante, sono funzione del sole variabili di statoLe variabili d’uscita, in un determinato istante, sono funzione del sole variabili di stato R CN 1 X1X1 XnXn z1z1 zWzW s1s1 sksk s’ k s’ 1 a1a1 anan a n+1 a n+k z1z1 zmzm z m+1 zkzk CN 2 Ck

A.S.E Osservazioni Le uscite sono sincroneLe uscite sono sincrone È possibile usare più reti fra loro connesse senza il pericolo di creare anelli di reazione che possono dare luogo a reti sequenziali asincroneÈ possibile usare più reti fra loro connesse senza il pericolo di creare anelli di reazione che possono dare luogo a reti sequenziali asincrone Le condizioni da rispettare sui vari tempi di assestamento risultano meno stringentiLe condizioni da rispettare sui vari tempi di assestamento risultano meno stringenti Le uscite vengono presentate in ritardo rispetto alla macchina di Mealy (tempo d’attese per la sincronizzazione)Le uscite vengono presentate in ritardo rispetto alla macchina di Mealy (tempo d’attese per la sincronizzazione)

A.S.E Macchina di Mealy Ritardata Le uscite sono funzioni delle variabili di stato e degli ingressi, ma risultano sincronizzateLe uscite sono funzioni delle variabili di stato e degli ingressi, ma risultano sincronizzate R R’ X1X1 XnXn z1z1 s p1 s Pk s n1 s nk a1a1 anan a n+1 a n+k z1z1 zmzm z m+1 z m+k zmzm Ck

A.S.E Osservazioni Le uscite sono sincroneLe uscite sono sincrone È possibile usare più reti fra loro connesse senza il pericolo di creare anelli di reazione che possono dare luogo a reti sequenziali asincroneÈ possibile usare più reti fra loro connesse senza il pericolo di creare anelli di reazione che possono dare luogo a reti sequenziali asincrone Le condizioni da rispettare sui vari tempi di assestamento risultano meno stringentiLe condizioni da rispettare sui vari tempi di assestamento risultano meno stringenti La macchina di Mealy ritardata è una macchina di Moore in senso strettoLa macchina di Mealy ritardata è una macchina di Moore in senso stretto Può richiedere meno stati interni della macchina di MoorePuò richiedere meno stati interni della macchina di Moore

A.S.E CONCLUSIONI Sintesi di reti sequenziali sincronizzate Contatori Sincroni modulo “2 N ”Contatori Sincroni modulo “2 N ” Contatori sincroni modulo “N”Contatori sincroni modulo “N” Modelli di reti sequenzialiModelli di reti sequenziali Descrizione di reti sequenzialiDescrizione di reti sequenziali Macchina di MealyMacchina di Mealy Macchina di MooreMacchina di Moore Macchina di Mealy ritardataMacchina di Mealy ritardata