INFN Sez. Roma1 - Fabrizio Ameli1 Nemo Prima Fase Una proposta per lelettronica di concentrazione di piano II Meeting Elettronica NEMO Prima Fase Roma.

Slides:



Advertisements
Presentazioni simili
SDRx_TRX Transceiver SDR con il DDS AD9912
Advertisements

Le reti informatiche Maiocchi Mattia Sozzoni Marcella Porcari Beatrice
Differenza tra comunicazione seriale e parallela
Il livello di trasporto
Reti Fotoniche (Optical Networks) Gruppo Reti Politecnico di Torino- Dipartimento di.
LE RETI Modello OSI e TCP/IP LE RETI Modello OSI e TCP/IP Maura Zini.
Università degli studi di Trieste – Tesi di laurea triennale in Ingegneria elettronica PROTOCOLLO DI COMUNICAZIONE TRA PC E MICROCONTROLLORE PER UN’INTERFACCIA.
Realizzazione di algoritmi video su FPGA
Università degli Studi di Trieste
Sviluppo di un’interfaccia Camera Link - FPGA
Progetto di un circuito a microcontrollore per la gestione del ricetrasmettitore impiegato nel satellite Atmocube Laureando: Stefano Punis Relatore: Prof.
LAN WAM RETI INFORMATICHE CAN MAN.
LE RETI INFORMATICHE.
Sistemi e Tecnologie della Comunicazione
Fibra Ottica, Wireless e Satelliti
La rete del futuro nell’autonomia scolastica
Reti e Sistemi operativi
Glossario. AGP Accelerated Graphics Port: architettura di bus che permette alle schede grafiche laccesso diretto al bus di sitema (fino a 100MHz), invece.
1 Corso di Informatica (Programmazione) Lezione 4 (24 ottobre 2008) Architettura del calcolatore: la macchina di Von Neumann.
Architettura FDDI (Parte Prima).
Sistema di calibrazione temporale Trasmissione del Clock e del tempo assoluto Nemo Fase1.
Il livello analogico digitale Lezione 3_4 Chip delle CPU e Bus.
Il livello analogico digitale Lezione 3_3 Memorie.
Universal Serial Bus Alessandro Memo Settembre 2006.
3. Architettura Vengono descritte le principali componenti hardware di un calcolatore.
2) Trattamento dell'informazione. Lab.Calc. I AA 2002/03 - cap.22 Esempio Supponiamo di volere calcolare X, per uno o più possibili valori di Y, in base.
1 THE INTERNET: una rete di reti La storia in breve Le regole della comunicazione.
1 Prof. Marco Mezzalama CICLO DI BUS CON DATA BUS A 32 BIT (ciclo scrittura con wait) Verifica Segnale di READY: nel primo caso La memoria NON è pronta,
IL MODEM Che cos’è? A cosa serve? Che problemi risolve? Come comunica?
Univ. Studi di Roma FORO ITALICO Prof. Stefano Razzicchia 1 UNIVERSITA STUDI DI ROMA FORO ITALICO Corso di Laurea Triennale INFORMATICA Lez. 6.
NEMO Neutrino Mediterranean Observatory Collaborazione italiana – R&D studio di soluzioni tecnologicamente avanzate per la realizzazione di un telescopio.
INPUT / OUTPUT. Connessione tra componenti CPU RAM DischiMonitor StampanteTastieraMouse BUS = Interfacce o Controller.
Istituto Nazionale di Fisica Nucleare Roma,12 febbraio 2001 Netgroup meeting Situazione attuale e attivita futura - R.Gomezel 1 Netgroup meeting Situazione.
1 Applicazioni contabili
Le unità di input/output Il dispositivo di interfaccia viene attivato ogni volta si vuole compiere un operazione di input/output e comprende : Un buffer.
La gestione dellinput/output Poiché i dispositivi esterni hanno una struttura difforme da quella di un processore, ciascuna periferica necessiterà di una.
Strumentazione Re.Mo. Funzionamento e manutenzione
2. Hardware Componenti di base di un computer
ECDL Patente europea del computer
Il Calcolatore Elettronico
Sistema elettronico Controllo Idronico 1-2 Livello R&D Engineer SMT – GROUP.
TRASMISSIONE DATI CON MODEM
Il commutatore o SWITCH Gli Switch sono efficienti alternative agli hub, in quanto sono in grado di instradare la trasmissione di un nodo direttamente.
L.S. Ingegneria Elettronica Orientamento “Progettazione Elettronica”
Tratto da “HW PC” – O. Maeran
Reti Insieme di computer e di altri dispositivi che comunicano tra loro per condividere i dati, le applicazioni e lhardware Modulo 1.
Sistemi di elaborazione dellinformazione Ernesto Damiani Lezione 5 – SONET Modulo 1 -Tecniche di comunicazione digitale Unità didattica 1 -Richiami sulla.
Progetto Edusat 3° Modulo
Unità centrale di processo
Corso di Laurea in Conservazione e Restauro dei Beni Culturali
La RETE dell’INAF-Osservatorio Astronomico di PADOVA
RETI DI CALCOLATORI Domande di riepilogo Prima Esercitazione.
Componenti della rete Lezione 3.
A cura dell’Ing. Claudio TRAINI
ARDUINO Duemilanove Parte_1 Caratteristiche
CENTRAL PROCESSOR UNIT (CPU) 1/2 E’ l’unità che regola e controlla tutti I processi nel microcontroller. E’ formata da diverse sottounità tra cui: Instruction.
Sistemi Elettronici Programmabili7-1 Sistemi Elettronici Programmabili Collegamenti seriali e paralleli.
Interfaccia hardware tra PIC e scheda di memoria SD/MMC
Protocolli avanzati di rete Modulo 3 -Wireless network Unità didattica 3 - Medium Access Control (MAC) Ernesto Damiani Università degli Studi di Milano.
Sistemi di elaborazione dell’informazione Modulo 1 - Tecniche di comunicazione digitale Unità didattica 5 -Cenni ai protocolli di rete pubblica Ernesto.
Tecniche di Comunicazione Digitale Modulo 1 -Protocolli di rete pubblica Unità didattica 1 – Infrastruttura di rete ottica Ernesto Damiani Università di.
UNIVERSITÀ DEGLI STUDI DI PAVIA FACOLTA’ DI INGEGNERIA ELETTRONICA
1 Informatica Generale Susanna Pelagatti Ricevimento: Mercoledì ore presso Dipartimento di Informatica, Via Buonarroti,
Fondamenti di Informatica1 Tipi di reti Cluster: –elaborazione parallela, rete interna Rete locale: –edificio, rete privata Rete metropolitana: –città,
CRITTOGRAFIA QUANTISTICA di Davide D’Arenzo e Riccardo Minciarelli.
HI-TECH INNOVATION AT WORK. HI-TECH INNOVATION AT WORK 2 “EASY Programming & Testing tools” Apparecchiature di programmazione e collaudo.
HI-TECH INNOVATION AT WORK. HI-TECH INNOVATION AT WORK 2 Banchi di controllo e acquisizione dati su base PC Banchi di collaudo funzionale.
Implementazioni di un analizzatore di protocollo Esistono quattro fondamentali tradeoff per la realizzazione di un analizzatore di protocollo:  Analisi.
Update su elettronica e local DAQ M. Iacovacci Incontro Referee, 21 settembre 2015.
Transcript della presentazione:

INFN Sez. Roma1 - Fabrizio Ameli1 Nemo Prima Fase Una proposta per lelettronica di concentrazione di piano II Meeting Elettronica NEMO Prima Fase Roma Marzo 2002

INFN Sez. Roma1 - Fabrizio Ameli2 Il Concentratore Collocazione nellapparato Funzioni del Concentratore Interfaccie del Concentratore II Meeting Elettronica NEMO Prima Fase Roma Marzo 2002

INFN Sez. Roma1 - Fabrizio Ameli3 Collocazione II Meeting Elettronica NEMO Prima Fase Roma Marzo 2002 Scatola Di Derivazione Base Torre Concentratore Bentosfera

INFN Sez. Roma1 - Fabrizio Ameli4 Collocazione II Meeting Elettronica NEMO Prima Fase Roma Marzo 2002 Scatola Di Derivazione Base Torre Concentratore Bentosfera 10 Mbps STM-1 (155 Mbps) STM-16 (2.5 Gbps)

INFN Sez. Roma1 - Fabrizio Ameli5 Funzioni Verso il Modulo Ottico (MO) Trasmette sincronismo (1 MHz) Trasmette dati (300 Kbps) Riceve dati (10 Mbps) Invia e Gestisce lAlimentazione Verso la Base Trama e Trasmette i dati Del Piano Riceve ed Estrae i dati Per il Piano Verso il Piano Gestisce i controlli lenti di Piano II Meeting Elettronica NEMO Prima Fase Roma Marzo 2002

INFN Sez. Roma1 - Fabrizio Ameli6 Interfaccie Base Modulo Ottico Piano Protocollo STM-1 Proprietario SPI Supporto Fibra Ottica Elettrico Tipologia Bidirezionale Simmetrico Bidirezionale Asimmetrico Bidirezionale Simmetrico Capacita 155 Mbps Rx: 10 Mbps Tx: 300 Kbps Max 300Kbps II Meeting Elettronica NEMO Prima Fase Roma Marzo 2002

INFN Sez. Roma1 - Fabrizio Ameli7 Interfaccia Dati e Test Sviluppo del Software Test delle Funzionalita del Concentratore Impiego a terra per Cattura dati on-line II Meeting Elettronica NEMO Prima Fase Roma Marzo 2002

INFN Sez. Roma1 - Fabrizio Ameli8 Il Concentratore Base Torre DSP MO 1 MO 2 MO 3 Mic 1 C 1 C 2 FPGA Interfaccia STM-1 PCI Bus Condiz. Alimentazione II Meeting Elettronica NEMO Prima Fase Roma Marzo 2002

INFN Sez. Roma1 - Fabrizio Ameli9 Il Concentratore Base Torre DSP MO 1 MO 2 MO 3 Mic 1 C 1 C 2 FPGA Interfaccia STM-1 PCI Bus Condiz. Alimentazione Seriale Sincrona (SPI) Clock Protocollo STM-1 Fibra Ottica 155 Mbps Controllo circuiti di interfaccia STM-1 Comunicazione bidirezionale indipendente tra DSP e interfaccia STM-1 attraverso i canali E1, E2, F1, DCC del TOH Banda Bus PCI: 120 MBps sufficiente per trasmettere in tempo reale ad un Host i dati del protocollo STM-1 II Meeting Elettronica NEMO Prima Fase Roma Marzo 2002 Protocollo Proprietario ElettricoRx: ~10 Mbps Tx: ~300 Kbps

INFN Sez. Roma1 - Fabrizio Ameli10 Base Torre DSP MO 1 MO 2 MO 3 Mic 1 C 1 C 2 FPGA Interfaccia STM-1 PCI Bus Condiz. Alimentazione Interfaccia STM-1 SER - DES Clock Interfaccia di Controllo STM-1 Mapper Interfaccia Elettro Ottica AMCC-S1201 CONGO AMCC-S3032 Sumitomo, etc. II Meeting Elettronica NEMO Prima Fase Roma Marzo 2002

INFN Sez. Roma1 - Fabrizio Ameli11 Base Torre DSP MO 1 MO 2 MO 3 Mic 1 C 1 C 2 FPGA Interfaccia STM-1 PCI Bus Condiz. Alimentazione STM-1 Payload Out STM-1 Payload In FPGA Linea 1 Interfaccia di Linea Buffer Linea 2 Interfaccia di Linea Buffer Linea N Interfaccia di Linea Buffer Linea 1 Interfaccia di Linea Buffer Linea N Interfaccia di Linea Buffer Clock Interfaccia DSP II Meeting Elettronica NEMO Prima Fase Roma Marzo 2002

INFN Sez. Roma1 - Fabrizio Ameli12 Capacita di Canale Esaminiamo il caso peggiore Capacitadel canale veloce: 10 Mbps pari a 1.25 MBps II Meeting Elettronica NEMO Prima Fase Roma Marzo 2002 Le FPGA raggiungono clock di sistema di centinaia di MHz e quindi gestiscono facilmente queste velocitadi canale.

INFN Sez. Roma1 - Fabrizio Ameli13 Dimensione dei Buffer Esaminiamo il caso peggiore Capacitadel canale veloce: 10 Mbps Periodo della trama STM-1 : 125 s II Meeting Elettronica NEMO Prima Fase Roma Marzo 2002 Numero di bit per trama STM-1: 1250 Le FPGA attuali dispongono di FIFO di queste dimensioni e velocita

INFN Sez. Roma1 - Fabrizio Ameli14 Il De-Concentratore DSP MO 1 MO 2 MO 3 Mic 1 C 1 C 2 FPGA Interfaccia STM-1 PCI Bus Condiz. Alimentazione II Meeting Elettronica NEMO Prima Fase Roma Marzo 2002 Ricezione Di Torre La sezione di alimentazione non eusata a terra…

INFN Sez. Roma1 - Fabrizio Ameli15 Il De-Concentratore DSP MO 1 MO 2 MO 3 Mic 1 C 1 C 2 FPGA Interfaccia STM-1 PCI Bus II Meeting Elettronica NEMO Prima Fase Roma Marzo 2002 I controllori di piano non sono utilizzati a terra ma le porte di comunicazione possono essere riproposte per collegarsi con gli apparati sommersi. Ricezione Di Torre I dati relativi ai controlli di piano sono trasferiti al DSP che li trasmette allhost su bus PCI. Programma di gestione e controllo di tutti i piani dellapparato da un unico host.

INFN Sez. Roma1 - Fabrizio Ameli16 Il De-Concentratore DSP MO 1 MO 2 MO 3 Mic 1 FPGA Interfaccia STM-1 PCI Bus II Meeting Elettronica NEMO Prima Fase Roma Marzo 2002 I canali di comunicazione con le bentosfere non sono utilizzati a terra… Ricezione di Torre

INFN Sez. Roma1 - Fabrizio Ameli17 Il De-Concentratore Ricezione di Torre DSP FPGA Interfaccia STM-1 PCI Bus II Meeting Elettronica NEMO Prima Fase Roma Marzo 2002 Riferimento temporale di sincronizzazione dellapparato.

INFN Sez. Roma1 - Fabrizio Ameli18 Conclusioni Lelettronica proposta non edisponbile commercialmente Queste note sono ricavate dallo studio per lo sviluppo di un prototipo presso la Sez. di Roma 1 dellINFN II Meeting Elettronica NEMO Prima Fase Roma Marzo 2002