Valutazione Del Read-Out System (ROS) Del Sistema Di Acquisizione Dati Di ATLAS Candidata Valentina Ferrara Relatore Fernanda Pastore.

Slides:



Advertisements
Presentazioni simili
CONCLUSIONE - Nucleo (o Kernel) Interagisce direttamente con lhardware Interagisce direttamente con lhardware Si occupa dellesecuzione.
Advertisements

Gestione della memoria centrale
Elaborazione numerica del suono
© 2007 SEI-Società Editrice Internazionale, Apogeo Unità D1 Architetture di rete.
La struttura fisica e logica di un elaboratore
STRUTTURA DEL PERSONAL COMPUTER
Realizzazione del file system
Scheduling della CPU Concetti fondamentali Criteri di scheduling
Processi Concetto di processo Scheduling dei processi
Il Software: Obiettivi Programmare direttamente la macchina hardware è molto difficile: lutente dovrebbe conoscere lorganizzazione fisica del computer.
Tipo Documento: unità didattica 0 Modulo 0 Compilatore: ??? Supervisore: Data emissione: Release: Indice: A.Scheda informativa B.Introduzione C.Corpo D.Riepilogo.
Algoritmi Paralleli e Distribuiti a.a. 2008/09 Lezione del 10/03/2009 Prof. ssa ROSSELLA PETRESCHI a cura del Dott. SAVERIO CAMINITI.
2 Sistema composto da un numero elevato di componenti, in cui ogni componente svolge una sua funzione elaborazione dati memorizzazione dati trasferimento.
ATLAS Muon Trigger Slice Francesco Conventi per il gruppo sw ATLAS/Napoli Riunione Gruppo1, Napoli 17/12/2007.
Rivelatori di Particelle1 Lezione 22 Trigger Trigger: Trigger: seleziona gli eventi interessanti fra tutte le collisioni. Decide se levento deve essere.
UNIVERSITA` DEGLI STUDI di LECCE
memoria gestita staticamente:
3. Architettura Vengono descritte le principali componenti hardware di un calcolatore.
Sistemi Operativi SCHEDULING DELLA CPU.
Strutture dei sistemi di calcolo Funzionamento di un sistema di calcolo Struttura di I/O Struttura della memoria Gerarchia delle memorie Architetture di.
1 LINUX: struttura generale The layers of a UNIX system. User Interface.
EVOLUZIONE DEL PC Legge di Moore: La potenza dei calcolatori raddoppia ogni 18 mesi Metà anni 80 (Personal Computer IBM AT) Architettura 16 bit interna,
ADSL VOIP Voice Over IP.
CPU (central process unit)
Progetto di Reti di Calcolatori LS a cura di Gesualdi Marco Miniello Giuseppe Vukovic Veljko.
Vincenzo Vagnoni per il gruppo di Bologna
Simulazione del sistema di DAQ di un esperimento Si vuole simulare il comportamento del sistema di DAQ di un esperimento Lesperimento è composto da 3 sottorivelatori:
Studio preliminare della produzione Z+b all'esperimento ATLAS ad LHC 1 30/03/2005 Studio preliminare della produzione Z+b nellesperimento ATLAS ad LHC.
Universita' degli Studi di Torino Studio della reazione pp qqW L W L qq qq al rivelatore CMS ad LHC Gianluca CERMINARA.
20 aprile 2006IFAE 2006Pietro Govoni LHigh Level Trigger di CMS Pietro Govoni Universita di Milano-Bicocca e INFN Milano-Bicocca IFAE 2006.
Meeting MDT Italia - Pavia 30 settembre Integrazione del vecchio prototipo di EF nella DAQ Integrazione del vecchio prototipo di EF nella DAQ integrazione.
Software e sistema operativo 19-22/5/08 Informatica applicata B Cristina Bosco.
U N INFRASTRUTTURA DI SUPPORTO PER SERVIZI DI FILE HOSTING Matteo Corvaro Matricola Corso di Reti di Calcolatori LS – Prof. A. Corradi A.A.
BROKER SERVER Progetto di Ingegneria del Web 2008 Alessio Bianchi Andrea Gambitta Giuseppe Siracusano.
Un motion planner per guide multimediali interattive
Sistemi di trigger Sistemi di trigger :
Selezione online di eventi ai collider adronici mediante ricostruzione delle traiettorie di particelle cariche Candidato Francesco Crescioli Relatore Prof.
Esercitazioni I/O. Dischi: Esercizio 1 Si consideri un programma che legge blocchi di 2 KB da disco, esegue un’elaborazione su questi, e quindi li riscrive.
è … lo studio delle caratteristiche di regolarità dei fenomeni casuali
M. Biglietti Università degli Studi di Napoli “Federico II”
Cloud SIA V anno. Introduzione ai Data Warehouse.
Migliorare le prestazioni delle cache
CCR 14-15/03/2006 Status Report Gruppo Storage CCR.
1 TrigMoore: Presente e Futuro. 2 Moore e MuId sono stati adattati per funzionare nel framework di HLT Due modalità di funzionamento: Wrapped : pieno.
TESINA DI SISTEMI.
Estratto dalle slide di Informatica Industriale - DU - 10
Misura di raggi cosmici
Ricostruzione dei muoni: Stato e piani futuri. Roma, 13 settembre 2001 Gruppo Moore Gruppo 1 Premesse Nel panorama della ricostruzione dei muoni il package.
Informatica Lezione 5 Scienze e tecniche psicologiche dello sviluppo e dell'educazione (laurea triennale) Anno accademico:
Tipo Documento: unità didattica 3 Modulo 7 Compilatore: Supervisore: Data emissione: Release: Indice: A.Scheda informativa B.Introduzione C.Corpo D.Riepilogo.
Laurea Ing. EO/IN/BIO;TLC D.U. Ing EO 3
Algoritmi euristici per l’ottimizzazione dell’offerta nella raccolta di rifiuti Tesi di laurea di Nicola Bindini Relatore: Chiar.mo Prof. Ing. DANIELE.
UNIVERSITÀ DI BERGAMO FACOLTÀ DI INGEGNERIA UNIVERSITÀ DI BERGAMO FACOLTÀ DI INGEGNERIA UNIVERSITÀ DI BERGAMO FACOLTÀ DI INGEGNERIA Dispositivi per il.
Il software Claudia Raibulet
Tecniche di Acquisizione dati I (DAQ) Leonello Servoli
Hardware Struttura fisica (architettura) del calcolatore formata da parti meccaniche, elettriche, elettroniche.
20/4/2006S. Rosati - IFAE1 Ricerche del Bosone di Higgs del Modello Standard ad LHC Stefano Rosati INFN – Roma 1.
Conversione Analogico/Digitale Le grandezze fisiche che vogliamo misurare variano con continuità in un dato intervallo ed in funzione del tempo: sono descrivibili.
Tipo Documento: unità didattica 3 Modulo 7 Compilatore: Supervisore: Data emissione: Release: Indice: A.Scheda informativa B.Introduzione C.Corpo D.Riepilogo.
27/5/2004 P. Morettini 1 Computing per il DAQ di ATLAS Workshop CCR, Castiadas (CA) 27 Maggio 2004 Nell’ambito della CCR (come pure della CSN1) si affronta.
GESTIONE RETI TCP/IP l troubleshooting è necessario per risolvere molti problemi che si possono verificare all'interno di una rete, una delle aspirazioni.
INTRODUZIONE AI SISTEMI OPERATIVI. Introduzione Il software può essere diviso un due grandi classi: Il software può essere diviso un due grandi classi:
1 Le riunioni 1 Proprietà intellettuale di Fondazione Sodalitas. Ne è vietato l'utilizzo, la riproduzione e la diffusione senza autorizzazione scritta.
ATLAS al SLHC ( L=10 35 cm -2 s -1 √s= 14 TeV) Cosa è stato fatto: - Giugno 2004 : creato uno Steering Group “leggero” con il compito di organizzare workshop.
I Microprocessori Unità 3 del libro Internet Working Sistemi e reti.
Implementazioni di un analizzatore di protocollo Esistono quattro fondamentali tradeoff per la realizzazione di un analizzatore di protocollo:  Analisi.
Hardware Struttura fisica (architettura) del calcolatore formata da parti meccaniche, elettriche, elettroniche.
Il BUS è un elemento fondamentale dei computer che ha lo scopo di collegare elettricamente i dispositivi, le periferiche e le memorie con il microprocessore,
Trigger ideale: seleziona tutti gli eventi interessanti, scarta quelli che non ci interessano; Trigger reale : alta efficienza per gli eventi interessanti,
Laboratorio II, modulo Conversione Analogico/Digitale ( cfr.
Transcript della presentazione:

Valutazione Del Read-Out System (ROS) Del Sistema Di Acquisizione Dati Di ATLAS Candidata Valentina Ferrara Relatore Fernanda Pastore

Indice Sistema di trigger e di acquisizione dati di ATLAS Sistema HLT: architettura e dataflow Read-Out System e L2PUs Valutazione del Read-Out System in sistemi semplici e combinati: effetti di saturazione Scalabilità del sistema Latenza del network Conclusioni

Le interazioni che avvengono nel detector producono un imponente flusso di dati (con eventi di circa 2 MB) pari a 200 MB/s e circa 5 PB/year Il sistema di trigger deve selezionare ogni secondo non più di 100 eventi interessanti su ~10 9 eventi generati il trigger di ATLAS si basa su tre livelli di selezione on-line degli eventi: ogni livello raffina la decisione del livello precedente e, se necessario, applica criteri addizionali. Sistema di trigger e di acquisizione dati

Il trigger di primo livello (LVL1) Effettua la prima selezione on-line operando sui frammenti degli eventi e su un sottoinsieme di informazioni provenienti dal detector. Inoltre individua le zone più interessanti per ogni singolo evento (Region of Interest, RoI) corrispondenti a muoni ad alto impulso trasverso, elettroni, fotoni, tau, adroni e jets. Il tempo di latenza previsto è di ~2 μs. Durante questo tempo i dati in arrivo dal detector sono salvati in memorie pipeline É stato progettato per accettare eventi ad una rate di ~75 KHz (estendibile fino a ~100 KHz) Primo Livello Secondo Livello Terzo Livello Storage

High-Level Trigger Gli eventi selezionati dal trigger di primo livello sono inviati al sistema HTL, che comprende i trigger di secondo e terzo livello Secondo Livello Terzo Livello Primo Livello Storage Il trigger di secondo livello (LVL2) compie la sua selezione in pochi ms (1-10 ms) sui frammenti degli eventi utilizzando algoritmi di precisione limitata. Sugli eventi accettati da LVL2 e ricompattati (Event Building) il trigger di terzo livello (Event Filter) esegue,previa ricostruzione dellevento, lultima selezione on-line utilizzando algoritmi piú raffinati. Tempo di processamento previsto : 1 evento al secondo

Region of Interest (RoIs) LVL1 invia a LVL2 informazioni su regioni del detector in cui si sono verificati eventi interessanti (ad alto impulso trasverso) Le informazioni sulle RoIs viaggiano su canali dedicati LVL2 preleva dai buffer in entrata (Read-Out Buffers) solo i frammenti relativi alle RoIs degli eventi segnalati da LVL1

Architettura del sistema HLT drivers del detector bufferizzano i dati selezionati da LVL1 e li servono ai componenti del sistema HLT effettuano la selezione di LVL2 nodi di destinazione di EB (Event Builder): assemblano i frammenti relativi agli eventi accettati da LVL2 canali di connessione (~1600) gestisce flusso dei dati una dopo la decisione di LVL2

Dataflow ROS DFM SFIsL2PU L2SV (1) 6 (2) RoI di un evento richiesta framm. invio framm. decisione sullevento rimozione eventi dai buffer ID eventi da ricostruire 7 8 richiesta framm. invio framm.

Read-Out System (ROSs) Sistema che si occupa di bufferizzare i frammenti degli eventi selezionati da LVL1 e di servirli ai componenti di HLT É implementato in un numero di unità individuali (~150) fissato dal numero di canali di uscita del detector (~10 7 ) Ad ogni buffer (ROB) è associato un canale (ROL) Più ROBs sono implementati su una card chiamata ROBIN più ROBIN sono implementati in un ROS Il singolo ROBIN implementa una memoria a doppio accesso: i dati arrivano dallesterno e vengono scritti sui ROBs senza impegnare la Cpu del ROS

L2PUs Ricevono dai supervisori L2SV i dati sulle RoIs contenenti lidentificatore dellevento ed informazioni su quanti e quali frammenti prelevare dal ROS Effettuano la selezione attraverso algoritmi che risiedono in ciascuno dei threads con cui sta lavorando la macchina Processano piú eventi in parallelo Se necessario ai fini della selezione, possono richiedere tutti gli eventi a granularità massima ed ulteriori informazioni di tipo RoI Sono Cpu di una farm che svolge le funzioni di LVL2

Valutazione del ROS Lo scopo è di identificare la configurazione ottimale del sistema per investigare possibili effetti di saturazione che porterebbero al rallentamento o allarresto del sistema di acquisizione dati Si è studiato il comportamento di un sistema in scala ridotta composto da un numero variabile di prototipi del sistema HLT interagenti con uno o piú ROS In un sistema ridotto come quello in analisi, si è considerata valida la relazione: che riassume in modo empirico il carico sulla CPU del ROS delle operazioni a lui richieste. Cpu ROS =Cpu EB xR EB +Cpu LVL2 xR LVL2 +Cpu cl xR cl

Saturazione di un ROS da 2 GHz Sistema 1x0xN (ROSxSFIxL2PU) R MAX = 33 Khz (no clears) 1 RoL per RoI

EB Sistema MxNx0 (ROSxSFIxL2PU) R MAX = 8.5 KHz/ROS (con Clear degli eventi nel ROS)

Valutazione delle richieste Clears Cpu LVL2 = GHz Cpu EB+cl = GHz Sistema 3x2xM (ROSxSFIxL2PU) : 5% acc R MAX = 2.56 KHz Cpu ROS =Cpu EB xR EB +Cpu LVL2 xR LVL2 +Cpu cl xR cl Cpu cl = GHz

Saturazione di un ROS da 3 GHz R MAX = 55 KHz Sistema 1x0xN 1 RoL per RoI

Latenza del network R (LVL2)max = 33 KHz t LVL2 = 30.3 μs R (EB)max = 8.5 KHz t EB = μs t EB = t rec + 12t f t LVL2 = t rec + t f t rec = 22.7 μs t f = 7.6 μs Il parametro che più influenza il tempo impiegato per portare a termine una richiesta sia di LVL2 che di EB è quello che dipende maggiormente dalla latenza del sistema e non in modo rilevante dalla velocità del ROS

Conclusioni (1) Si è visto che un ROS da 2 GHz sostiene fino a 33 KHz di richieste di LVL2 rientrando, con un ampio intervallo di sicurezza, nel limite del valore stabilito dal progetto pari a 20 KHz Si è mostrato inoltre che un ROS sostiene, entro ampi limiti di sicurezza, fino a 8.5 KHz di richieste da parte di EB (il valore di progetto è stabilito entro i 5 KHz) In base ai dati sperimentali e alla relazione di carico, si sono identificati i carichi specifici normalizzati a 1000 richieste di ogni singolo componente Questo permette di valutare in futuro il comportamento del ROS al variare del numero di richieste dei componenti di HLT e di prevedere eventuali effetti di saturazione

Conclusioni (2) I test effettuati hanno compreso infine lo studio della scalabilità del sistema in previsione del 2007: un ROS di 3 GHz sostiene fino a 22 KHz in più di un ROS da 2 GHz Il sistema finale del DAQ di ATLAS prevede luso di 150 ROSs (fissati dai canali dei detector) Dai nostri test, lavorando alla saturazione, si dovrebbe utilizzare una potenza di calcolo pari a 600 Cpu da 3 GHz per LVL2. Considerando la Legge di Moore e tenendo conto degli effetti degli altri componenti non presi in considerazione nei casi analizzati, nel 2007 sarebbero necessari circa 200 bi- processori da 8 GHz.