Laboratorio di elettronica digitale Lezione 3

Slides:



Advertisements
Presentazioni simili
Cache Memory Prof. G. Nicosia University of Catania
Advertisements

Dipartimento di Ingegneria Idraulica e Ambientale - Universita di Pavia 1 Caduta di un corpo circolare sommerso in un serbatoio 50 cm 28 cm Blocco circolare.
Pregnana Milanese Assessorato alle Risorse Economiche
TAV.1 Foto n.1 Foto n.2 SCALINATA DI ACCESSO ALL’EREMO DI SANTA CATERINA DEL SASSO DALLA CORTE DELLE CASCINE DEL QUIQUIO Foto n.3 Foto n.4.
II° Circolo Orta Nova (FG)
/ fax
MODULISTICA E MODELLI PER LE ISTANZE DI AUTORIZZAZIONE UNICA Proposte di semplificazione delle procedure amministrative nelle 12 Province aderenti al Progetto.
Politecnico di Milano Sviluppo di strumenti per l'analisi e la manipolazione di bitstream per la riconfigurabilità parziale Relatore: Prof. Fabrizio FERRANDI.
Dispositivi programmabili
Circuiti logici dedicati
Frontespizio Economia Monetaria Anno Accademico
1 la competenza alfabetica della popolazione italiana CEDE distribuzione percentuale per livelli.
1 Tavolo del Patto per la crescita intelligente, sostenibile e inclusiva Il ricorso agli ammortizzatori sociali nei territori colpiti dagli eventi sismici.
DISEGNO TECNICO INDUSTRIALE
Microsoft Robotics Studio Marco Petrucco Microsoft Student Partner - Udine.
Esercitazioni su circuiti combinatori
Dipartimento di Ricerca Sociale - Università del Piemonte Orientale 1 Castelli Aperti giugno 2005 Castello di Camino (AL) IL PUBBLICO DI CASTELLI.
HDM Information Design notation v.4. HDM Information Design.
1 Corso di Informatica (Programmazione) Lezione 4 (24 ottobre 2008) Architettura del calcolatore: la macchina di Von Neumann.
Ufficio Studi UNIONCAMERE TOSCANA 1 Presentazione di Riccardo Perugi Ufficio Studi UNIONCAMERE TOSCANA Firenze, 19 dicembre 2000.
ELETTRONICA DIGITALE A.A prof. Alessandro Paccagnella DEI, Università di Padova
1. Conoscere luso delle collezioni in Java Comprendere le principali caratteristiche nelle varie classi di Collection disponibili Saper individuare quali.
6.6Ordinamento di Vettori Ordinamento di dati –Applicazione computazionale importante –Virtualmente ogni organizzazione deve ordinare dei dati Enormi quantità
2000 Prentice Hall, Inc. All rights reserved. 1 Capitolo 6: Classi e astrazione dati 1.Introduzione 2.Definizione delle strutture 3.Accedere ai membri.
FONDAMENTI DI INFORMATICA III WfMC-1. FONDAMENTI DI INFORMATICA III WfMC-2 WFMC Cose WfMC Workflow Management Coalition (WfMC), Brussels, è unorganizzazione.
ATE / 64 Lezione 3 i sistemi automatici di misurazione - gli ATE.
19 Lezione 21/5/04 Composizione dell'immagine 1 COMPOSIZIONE DELLIMMAGINE.
ARCES University of Bologna Programmazione di un processore riconfigurabile Mario Toma.
Adapted from J. Rabaey et al, Digital Integrated Circuits 2nd, 2003 Prentice Hall/Pearson a.a Progetto di sistemi elettronici LA - esercitazioni.
Contatore: esempio di circuito sequenziale
2 3 4 RISERVATEZZA INTEGRITA DISPONIBILITA 5 6.
Ischia, giugno 2006Riunione Annuale GE 2006 Exploiting the Body Effect to Improve Analog CMOS Circuit Performances *P. Monsurrò, **S. Pennisi, *G.
Presentazione Finale Team 2 1. Decomposizione in sottosistemi 2.
Un esempio: Registrazione e lettura di dati in un file
Definizione Dispositivo adatto a svolgere funzioni diverse modificando solo parzialmente la parte circuitale ma variando di vota in volta il programma.
Simucenter 3 N 2009/10. Storia del led Il primo LED è stato sviluppato nel 1962 da Nick Holonyak Jr.. [1][2] Il dispositivo sfrutta le proprietà ottiche.
OVVERO Una delle 3 articolazioni del dipartimento di Elettronica ed Elettrotecnica : Elettronica Elettrotecnica Automazione.
DISPOSITIVI ASIC Application Specific Integrated Circuit De Faveri Martina Classe 3 BET.
Architettura delle GPU e
Le porte di comunicazione
Architettura dei sistemi di elaborazione
DMUX SDI (OUT VTR) AUDIO MIX AUDIO MIX VIDEO VIDEO Il sistema video digitale ( SDI ) contiene sia il video che l'audio, su un unico cavo video e il connettore.
Gruppo 4: Gelmi Martina, Morelato Francesca, Parisi Elisa La mia scuola ha un sito Web: modelli per la qualità dei siti (Ingegneria del Web)
Attività Formativa Sviluppo di un WORKFLOW ENGINE di Dott. Riccardo Gasperoni Alessandro Caricato Gabriele Trabucco in collaborazione con Progesi S.p.A.
1 Negozi Nuove idee realizzate per. 2 Negozi 3 4.
Scheda Ente Ente Privato Ente Pubblico. 2ROL - Richieste On Line.
1 Guida per linsegnamento nei corsi per il conseguimento del CERTIFICATO DI IDONEITÀ ALLA GUIDA DEL CICLOMOTORE.
Bando Arti Sceniche. Per poter procedere è indispensabile aprire il testo del Bando 2ROL - Richieste On Line.
1 Questionario di soddisfazione ATA - a. sc. 2008/09 Il questionario è stato somministrato nel mese di aprile Sono stati restituiti 29 questionari.
Sistema Real-time: Sistema VISyR Implementazione nellAmbiente di Sviluppo Quartus-II Semplice Applicazione: Prodotto Matrice x matrice Architettura StratiX.
1101 = x 10 x 10 x x 10 x = CORRISPONDENZE
21 marzo 2002 (ri-)Avvisi: Giovedi 28 marzo la lezione e sospesa. Nuovo indirizzo di Spedire messaggi e esercizi solo.
1 FOLGARIA 2002 CAMPO SCUOLA GIOVANI CALTO – GRIGNANO CASA S. MARIA.
1 Jeopardy Verbi Regolari PreposizioniEssere Espressioni Con Avere Come si dice? Q $100 Q $200 Q $300 Q $400 Q $500 Q $100 Q $200 Q $300 Q $400 Q $500.
I dati del questionario di autovalutazione dei docenti Prime rilevazioni.
Bando di Residenza Cap Scheda ENTE 3ROL - Richieste On Line.
1Piero Scotto - C14. Finalità del corso Programma Materiale Requisiti Spendibilità 2Piero Scotto - C14.
1 Guida per linsegnamento nei corsi per il conseguimento del CERTIFICATO DI IDONEITÀ ALLA GUIDA DEL CICLOMOTORE.
ELETTRONICA DIGITALE (II PARTE) (1)
Collection & Generics in Java
Bando Pittori e Scultori in Piemonte alla metà del ‘700
Dove siamo L’ Italia: una crisi nella crisi Vladimiro Giacché (presidente Centro Europa Ricerche) 20 giugno 2014.
lun mar mer gio ven SAB DOM FEBBRAIO.
1 Acceleratori e Reattori Nucleari Saverio Altieri Dipartimento di Fisica Università degli Studi - Pavia
Chapter 5 - Part 2 1 Procedura di sintesi  Specifiche  Formulazione – Ricavare un diagramma o una tabella di stato  Assegnazione della codifica di stato.
IL GIOCO DEL PORTIERE CASISTICA. Caso n. 1 Il portiere nella seguente azione NON commette infrazioni.
Tecnologie Implementative
Dispositivi e sistemi logici
Sistemi Elettronici Programmabili3-1 FPGA Sistemi Elettronici Programmabili.
Transcript della presentazione:

Laboratorio di elettronica digitale Lezione 3 Introduzione ai circuiti logici programmabili Simple PLD: PROM, PLA PAL Complex PLD e FPGA: caratteristiche e confronto

Classificazione dei SPLD The Design Warrior’s Guide to FPGAs Devices, Tools, and Flows. ISBN 0750676043 Copyright © 2004 Mentor Graphics Corp. (www.mentor.com)

SPLD con architettura PROM La struttura tipica di un SPLD basato su una ROM programmabile è fatta da un piano AND predefinito, che corrisponde al decodificatore di riga di una ROM, e da un piano OR programmabile. Il piano AND fornisce tutti i mintermini degli N ingressi (in questo caso N=3). Il piano OR consente di fare la somma logica di uno o più mintermini. The Design Warrior’s Guide to FPGAs Devices, Tools, and Flows. ISBN 0750676043 Copyright © 2004 Mentor Graphics Corp. (www.mentor.com)

SPLD PROM: esempio 1/2 The Design Warrior’s Guide to FPGAs Devices, Tools, and Flows. ISBN 0750676043 Copyright © 2004 Mentor Graphics Corp. (www.mentor.com)

SPLD PROM: esempio 2/2 Ogni uscita è costruita facendo la somma logica (OR) dei mintermini opportuni. Ad esempio: w = (a & b) = = (a & b & c) | (a & b & !c) The Design Warrior’s Guide to FPGAs Devices, Tools, and Flows. ISBN 0750676043 Copyright © 2004 Mentor Graphics Corp. (www.mentor.com)

SPLD con architettura PLA Una PLA (programmable logic array) è simile a una PROM ma ha sia il piano AND che il piano OR programmabili. A differenza delle PROM, la dimensione del piano AND è indipendente dal numero di ingressi. Lo svantaggio principale è una minore velocità perché il segnale in una PLA deve attraversare due livelli di collegamenti programmabili (che sono più lenti di un collegamento fisso). Programmable AND array The Design Warrior’s Guide to FPGAs Devices, Tools, and Flows. ISBN 0750676043 Copyright © 2004 Mentor Graphics Corp. (www.mentor.com)

SPLD PLA: esempio Programmable AND array The Design Warrior’s Guide to FPGAs Devices, Tools, and Flows. ISBN 0750676043 Copyright © 2004 Mentor Graphics Corp. (www.mentor.com)

SPLD con architettura PAL L'architettura PAL (programmable array logic) è nata come tentativo di risolvere il problema della bassa velocità delle PLA, mantenendo la programmabilità del piano AND. Il piano OR predefinito limita il numero di implicanti che contribuiscono ad ogni uscita (nell'esempio a fianco ci sono due implicanti per uscita). The Design Warrior’s Guide to FPGAs Devices, Tools, and Flows. ISBN 0750676043 Copyright © 2004 Mentor Graphics Corp. (www.mentor.com)

PLD complessi (CPLD) Concetto base: matrice di blocchi SPLD collegati da una rete di interconnessioni programmabili. The Design Warrior’s Guide to FPGAs Devices, Tools, and Flows. ISBN 0750676043 Copyright © 2004 Mentor Graphics Corp. (www.mentor.com)

CPLD: il problema delle interconnessioni programmabili I primi CPLD (Mega-PAL di Monolithic Memories Inc.) risultarono un fallimento a causa dell'eccessivo consumo di potenza e della bassa velocità, entrambi dovuti alla scelta di garantire il 100% di connettività (ogni uscita di un blocco poteva essere connessa a qualunque ingresso di un altro blocco). Altera propose una architettura con connettività incompleta, realizzata in tecnologia CMOS con celle di memoria EPROM. The Design Warrior’s Guide to FPGAs Devices, Tools, and Flows. ISBN 0750676043 Copyright © 2004 Mentor Graphics Corp. (www.mentor.com)

PLD e ASIC Subito dopo l'avvento dei primi CPLD, è emersa chiaramente una lacuna tra la categoria dei circuiti integrati programmabili, versatili e veloci da progettare e realizzare, ma limitati a funzioni relativamente semplici, e la categoria dei circuiti integrati per applicazioni specifiche (ASIC), che permettono di realizzare sistemi di grande complessità, ma richiedono una fase di progetto e realizzazione lunga e costosa, e non sono riconfigurabili. The Design Warrior’s Guide to FPGAs Devices, Tools, and Flows. ISBN 0750676043 Copyright © 2004 Mentor Graphics Corp. (www.mentor.com)

Field programmable gate array (FPGA) componenti proposti per la prima volta da Xilinx del 1984 realizzati in tecnologia CMOS con memoria di configurazione SRAM architettura simile ai primi CPLD ma con un numero più elevato di blocchi logici programmabili più semplici, immersi in una griglia di interconnessioni con matrici di commutazione agli incroci The Design Warrior’s Guide to FPGAs Devices, Tools, and Flows. ISBN 0750676043 Copyright © 2004 Mentor Graphics Corp. (www.mentor.com)

FPGA: esempio di blocco logico programmabile look-up table (LUT) per realizzare una qualsiasi funzione combinatoria a 35 ingressi possibilità di salvare il risultato in un registro ingresso ausiliario per combinare più funzioni logiche attraverso un MUX The Design Warrior’s Guide to FPGAs Devices, Tools, and Flows. ISBN 0750676043 Copyright © 2004 Mentor Graphics Corp. (www.mentor.com)

FPGA: funzionamento di una LUT a SRAM i segnali di selezione del MUX diventano gli ingressi della funzione il contenuto delle celle SRAM determina la funzione logica realizzata dalla LUT riscrivendo il contenuto della SRAM si ottiene una nuova funzione logica The Design Warrior’s Guide to FPGAs Devices, Tools, and Flows. ISBN 0750676043 Copyright © 2004 Mentor Graphics Corp. (www.mentor.com)

FPGA e CPLD: confronto La struttura base di FPGA e CPLD è simile: una matrice di blocchi logici programmabili collegati da una griglia di interconnessioni, anch'esse programmabili. Le principali differenze sono a livello architetturale e spesso sono abbastanza sfumate: complessità: per i CPLD tipicamente varia da 1 Kgate a 100 Kgate, per le FPGA dal 10 Kgate a 10 Mgate granularità: nei CPLD si trova un numero ridotto (1  100) di blocchi logici programmabili di tipo PLA e di dimensioni relativamente grandi (alcune decine di ingressi), con un sistema di interconnessioni semplice; nelle FPGA si trova un numero maggiore di blocchi logici (100  100K) di dimensioni ridotte (2  6 ingressi, 1 o 2 registri), con una griglia di interconnessioni molto complessa. ritardi: nei CPLD i tempi di propagazione complessivi sono dominati dai blocchi logici e il contributo delle interconnessioni può essere calcolato a priori abbastanza accuratamente; nelle FPGA il contributo delle interconnessioni domina i tempi di propagazione, e dipende fortemente dal piazzamento dei blocchi logici, per cui non può essere stimato accuratamente a priori meccanismo di programmazione: nei CPLD più spesso è E2PROM/FLASH, nelle FPGA SRAM o antifusibili

FPGA: moduli funzionali specifici Le FPGA spesso includono moduli funzionali specifici come: sommatori moltiplicatori unità MAC memorie RAM core di microprocessori interfaccie di I/O veloci The Design Warrior’s Guide to FPGAs Devices, Tools, and Flows. ISBN 0750676043 Copyright © 2004 Mentor Graphics Corp. (www.mentor.com)

FPGA e CPLD: progetto La fase di progetto di FPGA/CPLD è in buona parte simile a quella di un ASIC supportata da un linguaggio HDL e da strumenti CAD per la simulazione e la sintesi i passi del flusso di progettazione, dal concepimento dell'idea alla derivazione dello schema circuitale a livello logico (rete di porte logiche), sono gli stessi le differenze riguardano essenzialmente il progetto a livello fisico: un ASIC richiede il piazzamento delle celle di libreria e il loro collegamento tramite connessioni create ad hoc; in un FPGA/CPLD il piazzamento consiste nell'allocazione delle risorse logiche disponibili sul componente e in una opportuna configurazione della griglia di interconnessioni

FPGA/CPLD: programmazione del componente Il risultato della fase di progetto è un insieme di bit di configurazione (configuration stream), che viene caricato nel componente attraverso un dispositivo di programmazione o semplicemente attraverso terminali dedicati sul componente stesso. I bit di configurazione fissano lo stato (aperto/chiuso) degli interruttori che determinano la funzione svolta dai blocchi programmabili e la topologia delle interconnessioni. The Design Warrior’s Guide to FPGAs Devices, Tools, and Flows. ISBN 0750676043 Copyright © 2004 Mentor Graphics Corp. (www.mentor.com)

Xilinx Spartan-II: architecture

Each CLB has two identical slices. Slice has two logic cells: Xilinx Spartan-II CLB Each CLB has two identical slices. Slice has two logic cells: LUT. Carry logic. Registers.

Xilinx Spartan-II: CLB

Xilinx Spartan-II: slice

Spartan-II CLB details Each lookup table can be used as a 16-bit synchronous RAM or 16-bit shift register. Arithmetic logic includes an XOR gate. Each slice includes a mux to combine the results of the two function generators in the slice. Register can be configured as DFF or latch. Has three-state drivers (BUFTs) for on-chip busses.

Spartan-II CLB details

Spartan-II CLB operation Arithmetic: Carry block includes XOR gate. Use LUT for carry, XOR for sum. Each slice uses F5 mux to combine results of multiplexers. F6 mux combines outputs of F5 muxes. Registers can be FF/latch; clock and clock enable. Includes three-state output for on-chip bus.

Spartan-II expansion MUXs MUXF5 combines 2 LUTs to create: 4×1 multiplexer or any 5-input function (LUT5) or selected functions up to 9 inputs MUXF6 combines 2 slices to create: 8×1 multiplexer or any 6-input function (LUT6) or selected functions up to 19 inputs

Spartan-II distributed RAM Each LUT can be configured as a 16-bit shift register … … or as distributed RAM 1 LUT = 16×1 bit RAM cascade LUT to increment RAM size

Spartan-II interconnect Types of interconnect: local; general-purpose; dedicated; I/O pin.

Spartan-II interconnect

Spartan-II general-purpose routing Provides majority of routing resources: General routing matrix (GRM) connects horizontal/vertical channels and CLBs. 24 interconnect between adjacent GRMs. 96 hex lines connect GRM to GRMs six blocks away. 12 longlines span the chip.

Spartan-II general-purpose routing Relationship between GRM, hex lines, and local interconnect: 96 24

Spartan-II local routing

Spartan-II types of interconnect

Spartan-II three-state bus Horizontal on-chip busses:

Spartan-II clock distribution