Progetto RSS Creazione di una rete per gestire lo spegnimento di macchine in caso di blackout.

Slides:



Advertisements
Presentazioni simili
MULTIVIBRATORI BISTABILI
Advertisements

Dalla macchina alla rete
Capitolo 4 Logica sequenziale
Cassaforte asincrona con retroazioni dei FF SR La Cassaforte asincrona è una rete che una volta ricevuti in ingresso le combinazioni , invia un.
Progettazione e realizzazione di un circuito 3-STATE didattico
Circuiti sequenziali Capitolo 5.
Docente: dott. Stefano MARSI
Circuiti sequenziali ad impulsi
ANALOGICO-DIGITALI (ADC) DIGITALE-ANALOGICI (DAC)
A.S.E.25.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 25 Reti sequenziali sincronizzate complesseReti sequenziali sincronizzate complesse –Macchina.
Argomenti complementari Capitolo 9. Clock Skew Se vi sono dei ritardi sulla linea del clock il funzionamento del circuito potrebbe risentirne pesantemente.
PSPICE – Circuiti sequenziali principali
Macchine sequenziali.
Dalla macchina alla rete: reti LLC
Macchine sequenziali.
Convertitore A/D e circuito S/H
CORSO DI AUTOMAZIONE INDUSTRIALE
Cos’è una sequenza? Una sequenza è una successione finita di valori, dove ogni valore ha una durata prefissata e costante (T). I valori della sequenza.
Progetto RSA Analisi di un progetto di una rete per la direzione dei veicoli negli opportuni parcheggi in base alla loro lunghezza Cappa Francesca
Progetto Rete Sequenziale Sincrona
Di Ilaria Bertoletti Progetto Asincrono Esame Reti Logiche 30/01/13.
Rete Sincrona Una rete sequenziale sincrona, è dotata di un ingresso E, di un segnale di Clock e uno di reset. Ad ogni fronte del Clock, deve essere campionato.
Progetto Rete Sequenziale Asincrona
TIRO AL BERSAGLIO Di Ilaria Bertoletti Progetto Sincrono esame Reti logiche 30/01/13.
Esercizio 2 Progettare un registro a 8 bit con uscita tri-state utilizzando FFD positive edge triggered. La rete, ad ogni fronte di salita del clock,
TIRO AL BERSAGLIO Di Ilaria Bertoletti Progetto Sincrono esame Reti logiche 30/01/13.
1 Premessa In questo progetto sono stati implementati tutti gli esercizi di Complementi di esercizi di Reti logiche. Elenco degli esercizi svolti: 1.Registro.
Una rete sequenziale asincrona è dotata di due
PROGETTO 1 Un lettore di musica digitale è dotato di un sistema per la regolazione del volume composto da tre pulsanti + e – e [] e progettato in modo.
Una macchina sequenziale asincrona ha due ingressi x1, x2 e un'uscita z. Gli ingressi non cambiano mai di valore contemporaneamente. L'uscita assume il.
FlipFlop D Asincrono Il FlipFlop D è una rete sequenziale asincrona che si comporta da memoria. E' caratterizzato, nella versione più semplice, da 2 ingressi.
FlipFlop D Asincrono Il FlipFlop D è una rete sequenziale asincrona che si comporta da memoria. E' caratterizzato, nella versione più semplice, da 2 ingressi.
Cella Elementare Il FullAdder 8bit è costituito essenzialmente da 8 celle elementari disposte a cascata. Questa organizzazione è dovuta al fatto che la.
MACCHINE A STATI FINITI
I Flip-Flop sono dei particolari Letch, la differenza stà che nel Flip-Flop abbiamo l’impulso di clock. Infatti ad ogni impulso il Flip-Flop cambia il.
PREFAZIONE Per poter eseguire il progetto Schematico occorre installare la libreria libreria.cat e i relativi file Sch e Sym presenti nella cartella librerie,
TC 8253 TIMER COUNTER Prof. Marco Solarino.
Lascensore di un edificio a 2 piani utilizza 2 sensori S0, S1 per determinare la posizione della cabina passeggeri. Il segnale generato da ciascun sensore.
Progetto VHDL: Esempio 1 Reti Asincrone
Progetto Asincrono Schematico.
Sistema di regolazione del volume Il progetto consiste nella sintesi e nella realizzazione attraverso Xilinx di un sistema per la regolazione del volume,
RETE ASINCRONA Una rete sequenziale asincrona prende in ingresso due segnali X2 e X1 emessi da un telecomando e, in base alle combinazioni successive di.
Esame Orale Di Reti Logiche
Riassunto Rete Vi sono dunque due ingressi (X1,X2) e ununica uscita; X1 e X2 non cambiano mai contemporaneamente Luscita va a 1 se viene rispettata la.
Diagramma degli stati Tabella degli stati Stati compatibili Le classi di compatibilità che soddisfano copertura e chiusura sono: [A, C] - α [B, G] -
Specifiche di Sistema.
Una rete sequenziale asincrona è dotata di due ingressi X1, X2 e di un’uscita Z. I segnali X2 e X1 non cambiano mai di valore contemporaneamente. Il segnale.
Una rete sequenziale asincrona è dotata di due ingressi X1, X2 e di un’uscita Z. I segnali X2 e X1 non cambiano mai di valore contemporaneamente. Il segnale.
Introduzione Il progetto Cassaforte II assegnamento consiste in una diversa codifica delle variabili di stato. Ci si chiede se questo possa influenzare.
Testo dell’esercizio L’ascensore di un edificio a 2 piani utilizza 2 sensori S0, S1 per determinare la posizione della cabina passeggeri. Il segnale generato.
L’azienda di packaging ‘’Choco-Pack’’ dispone di un macchinario per l'impacchettamento di cioccolatini in scatole da 8 pezzi. Per variare l'offerta sul.
Una rete sequenziale asincrona ha due ingressi C,X e un’uscita Z. I segnali C,X non cambiano mai di valore contemporaneamente. Il segnale C è periodico;
Un magazzino della frutta dispone di una pompa di calore per il mantenimento del clima entro un intervallo di temperatura. Una condizione termica critica.
Analisi e Sintesi di un contatore BCD con Quartus II
LATCH. Circuiti Sequenziali I circuiti sequenziali sono circuiti in cui lo stato di uscita del sistema dipende non soltanto dallo stato di ingresso presente.
UNIVERSITÀ DEGLI STUDI DI BOLOGNA
Dalla macchina alla rete: reti LLC. Dalla macchina alla rete Per realizzare una macchina sequenziale è necessario –Codificare gli insiemi I,S,O con variabili.
A.S.E.24.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 24 Reti sequenziali sincronizzate complesseReti sequenziali sincronizzate complesse –Macchina.
Reti Sequenziali Corso di Architetture degli Elaboratori Reti Sequenziali.
COMPONENTE Il componente 7474 è formato da due Flip Flop D. Pertanto presenta come ingressi: 1PRN/1CLRN e 2PRN/2CLRN, ossia PRESET/CLEAR asincroni.
TEORIA DEGLI AUTOMI Una macchina sequenziale a stati finiti o AUTOMA a stati finiti è un sistema sequenziale che ha un insieme finito di stati interni,
In una macchina automatica vengono utilizzati due segnali binari X1, X2 per verificare la corretta esecuzione di una certa attività su ciascun prodotto.
ELETTRONICA DIGITALE – circuiti sequenziali
Calcolatori Elettronici
Rappresentazione come schematico della seguente rete sequenziale asincrona: Una rete sequenziale asincrona, dotata di due ingressi X0, X1 e di un’uscita.
Una rete sequenziale asincrona, dotata di due ingressi X0, X1 e di un’uscita Z, deve stabilire se si verifica prima un fronte di salita di X0 o un fronte.
L’azienda di packaging ‘’Choco-Pack’’ dispone di un macchinario per l'impacchettamento di cioccolatini in scatole da 8 pezzi. Per variare l'offerta sul.
RETI LOGICHE Docente: dott. Stefano MARSI. Materiale per il corso Lucidi Dispense (Prof. D’Amore)  Reperibilita’ Appunti Testo.
Flip flop sincronizzati Spesso l’eventuale cambiamento di stato di un flip-flop non si fa coincidere con l’istante in cui si modificano i valori dei bit.
Aprile 2015Architettura degli Elaboratori - Mod. B - 2. Macchina di Mano1 Logica di controllo “hardwired”
Transcript della presentazione:

Progetto RSS Creazione di una rete per gestire lo spegnimento di macchine in caso di blackout

Problema Un gruppo statico di continuità utilizza una rete sequenziale sincrona per gestire lo spegnimento di alcune macchine in caso di blackout. L’UPS utilizza il segnale d’ingresso I per mettere in funzione la rete. Una volta avviata la rete deve inviare il comando di spegnimento a più macchine (supponiamo 3) in questo modo: (il conteggio avanza solamente se I=1) attende 6 cicli di clock e lancia il comando di spegnimento della macchina 1 (per un ciclo di clock O1=1); una volta lanciato lo spegnimento della prima macchina attende 6 cicli di clock e lancia il comando di spegnimento per la seconda (per un ciclo di clock O2=1); una volta lanciato lo spegnimento della seconda attende 6 cicli di clock e lancia lo spegnimento della terza (per un ciclo di clock O3=1) La rete è inoltre dotata di un segnale di Reset (A_RES) che viene utilizzato nel caso la corrente sia tornata e non vi è più necessità di spegnere le macchine, la rete deve provvedere a riaccendere attraverso il comando di Restart (Rn=1) le macchine che erano già state spente.

Risoluzione Ho risolto il problema attraverso la sintesi diretta utilizzando alcuni componenti già noti

Contatore per 5 SCHEMATICO VHDL

Contatore per 3 VHDL SCHEMATICO

Monoimpulsore A SCHEMATICO Il monoimpulsore A mi permette di generare un impulso di uscita di un periodo di clock per ingresso 1. Un ulteriore impulso viene generato solo se l’ingresso torna a 1 dopo essere stato a 0. (L’uscita è sincronizzata con il clock)

Monoimpulsore A VHDL

Monoimpulsore A modificato SCHEMATICO Questo tipo di monoimpulsore mi permette di catturare un breve impulso, in questo caso il reset asincrono

Monoimpulsore A modificato

Schematico

VHDL(0)

VHDL(1)

VHDL(2)

VHDL(3)

Simulazione Schematico Behavioral Post-Route Il ritardo introdotto è pari a circa 8 ns.

Simulazione VHDL Behavioral Post-Route Il ritardo introdotto è pari a circa 9 ns.