TIRO AL BERSAGLIO Di Ilaria Bertoletti Progetto Sincrono esame Reti logiche 30/01/13.

Slides:



Advertisements
Presentazioni simili
MULTIVIBRATORI BISTABILI
Advertisements

Dalla macchina alla rete
Capitolo 4 Logica sequenziale
Cassaforte asincrona con retroazioni dei FF SR La Cassaforte asincrona è una rete che una volta ricevuti in ingresso le combinazioni , invia un.
Circuiti sequenziali Capitolo 5.
Time Sharing Il termine “Time Sharing” proviene dall'inglese e significa letteralmente “partizione di tempo”. Questa è una tecnica sviluppatasi negli.
Esercitazioni su circuiti combinatori
Iterazione enumerativa (for)
LO SPORT DELLE BOCCE A SCUOLA.
Algoritmi Paralleli e Distribuiti a.a. 2008/09
ANALOGICO-DIGITALI (ADC) DIGITALE-ANALOGICI (DAC)
Flusso Massimo Applicazione Algoritmi Esercizio 1 Sia dato la seguente rete di flusso, in cui la sorgente è il nodo 1 e la destinazione è il nodo 6. I.
Argomenti complementari Capitolo 9. Clock Skew Se vi sono dei ritardi sulla linea del clock il funzionamento del circuito potrebbe risentirne pesantemente.
Flip-flop e Registri.
Dalla macchina alla rete: reti LLC
Convertitore A/D e circuito S/H
1 Esempio : Utile per considerare limportanza delle ALTE FREQUENZE nella ricostruzione del segnale, in particolare dei FRONTI di SALITA e di DISCESA (trailing.
Prima e Seconda Forma Canonica
Cos’è una sequenza? Una sequenza è una successione finita di valori, dove ogni valore ha una durata prefissata e costante (T). I valori della sequenza.
Progetto RSS Creazione di una rete per gestire lo spegnimento di macchine in caso di blackout.
Un magazzino della frutta dispone di una pompa di calore per il mantenimento del clima entro un intervallo di temperatura. Una condizione termica critica.
Progetto Rete Sequenziale Sincrona
Di Ilaria Bertoletti Progetto Asincrono Esame Reti Logiche 30/01/13.
Rete Sincrona Una rete sequenziale sincrona, è dotata di un ingresso E, di un segnale di Clock e uno di reset. Ad ogni fronte del Clock, deve essere campionato.
Progetto Rete Sequenziale Asincrona
TIRO AL BERSAGLIO Di Ilaria Bertoletti Progetto Sincrono esame Reti logiche 30/01/13.
1 Premessa In questo progetto sono stati implementati tutti gli esercizi di Complementi di esercizi di Reti logiche. Elenco degli esercizi svolti: 1.Registro.
Una rete sequenziale asincrona è dotata di due
PROGETTO 1 Un lettore di musica digitale è dotato di un sistema per la regolazione del volume composto da tre pulsanti + e – e [] e progettato in modo.
Una macchina sequenziale asincrona ha due ingressi x1, x2 e un'uscita z. Gli ingressi non cambiano mai di valore contemporaneamente. L'uscita assume il.
FlipFlop D Asincrono Il FlipFlop D è una rete sequenziale asincrona che si comporta da memoria. E' caratterizzato, nella versione più semplice, da 2 ingressi.
Cassaforte Asincrona di Mealy
FlipFlop D Asincrono Il FlipFlop D è una rete sequenziale asincrona che si comporta da memoria. E' caratterizzato, nella versione più semplice, da 2 ingressi.
Le Regole della Pallapugno
Algoritmi e Programmazione strutturata
Corso per Arbitro di Calcio Lezione 4/10
TRASDUTTORI E SENSORI.
PREFAZIONE Per poter eseguire il progetto Schematico occorre installare la libreria libreria.cat e i relativi file Sch e Sym presenti nella cartella librerie,
TC 8253 TIMER COUNTER Prof. Marco Solarino.
Progetto VHDL: Esempio 1 Reti Asincrone
Sistema di regolazione del volume Il progetto consiste nella sintesi e nella realizzazione attraverso Xilinx di un sistema per la regolazione del volume,
RETE ASINCRONA Una rete sequenziale asincrona prende in ingresso due segnali X2 e X1 emessi da un telecomando e, in base alle combinazioni successive di.
Esame Orale Di Reti Logiche
Riassunto Rete Vi sono dunque due ingressi (X1,X2) e ununica uscita; X1 e X2 non cambiano mai contemporaneamente Luscita va a 1 se viene rispettata la.
Cassaforte asincrona II assegnamento. Descrizione Il progetto Cassaforte II assegnamento consiste in una codifica diversa delle variabili di stato. Codifica.
Introduzione Il progetto Cassaforte II assegnamento consiste in una diversa codifica delle variabili di stato. Ci si chiede se questo possa influenzare.
Testo dell’esercizio L’ascensore di un edificio a 2 piani utilizza 2 sensori S0, S1 per determinare la posizione della cabina passeggeri. Il segnale generato.
L’azienda di packaging ‘’Choco-Pack’’ dispone di un macchinario per l'impacchettamento di cioccolatini in scatole da 8 pezzi. Per variare l'offerta sul.
MULTIVIBRATORI I multivibratori sono dispositivi che forniscono in uscita tensioni a due livelli diversi qualsiasi. Possono essere positivo e negativo.
Un magazzino della frutta dispone di una pompa di calore per il mantenimento del clima entro un intervallo di temperatura. Una condizione termica critica.
Analisi e Sintesi di un contatore BCD con Quartus II
LATCH. Circuiti Sequenziali I circuiti sequenziali sono circuiti in cui lo stato di uscita del sistema dipende non soltanto dallo stato di ingresso presente.
La festa.
UNIVERSITÀ DEGLI STUDI DI BOLOGNA
DAC A RESISTORI PESATI.
Dalla macchina alla rete: reti LLC. Dalla macchina alla rete Per realizzare una macchina sequenziale è necessario –Codificare gli insiemi I,S,O con variabili.
Reti Sequenziali Corso di Architetture degli Elaboratori Reti Sequenziali.
Una ditta specializzata in confezionamenti di ananas costruisce una rete logica per ottimizzare la propria produzione. La rete è formata da un nastro trasportatore,
In una macchina automatica vengono utilizzati due segnali binari X1, X2 per verificare la corretta esecuzione di una certa attività su ciascun prodotto.
Calcolatori Elettronici
Rappresentazione come schematico della seguente rete sequenziale asincrona: Una rete sequenziale asincrona, dotata di due ingressi X0, X1 e di un’uscita.
Una rete sequenziale asincrona, dotata di due ingressi X0, X1 e di un’uscita Z, deve stabilire se si verifica prima un fronte di salita di X0 o un fronte.
L’azienda di packaging ‘’Choco-Pack’’ dispone di un macchinario per l'impacchettamento di cioccolatini in scatole da 8 pezzi. Per variare l'offerta sul.
Integrali definiti I parte
Settore Tecnico A.I.A. TEST TECNICI Settore Tecnico Stagione Sportiva 2012/2013 CRA 055_1213.
La numerazione ottale. Il sistema di numerazione ottale ha ampio utilizzo in informatica E’ un sistema di numerazione posizionale La base è 8 Il sistema.
Laboratorio di Architettura Degli Elaboratori1 Macchine a stati finiti – un automa di Mealy generale con 1 bit d’ingresso, 1 di uscita e 2 di stato.
Aprile 2015Architettura degli Elaboratori - Mod. B - 2. Macchina di Mano1 Logica di controllo “hardwired”
DIPARTIMENTO DI ELETTRONICA E INFORMAZIONE Come affrontare un problema… Marco D. Santambrogio – Ver. aggiornata al 15 Giugno.
VALUTAZIONE DEI RISULTATI DELLA GESTIONE ANNO 2016
Transcript della presentazione:

TIRO AL BERSAGLIO Di Ilaria Bertoletti Progetto Sincrono esame Reti logiche 30/01/13

D ESCRIZIONE DEL PROBLEMA Si vuole realizzare una rete per un gioco di tiro al bersaglio durante una festa per bambini. Il bambino vincerà un premio ogni volta che riesce a totalizzare almeno 5 punti. Il gioco funziona nel seguente modo : Il bersaglio è popolato da due sensori A e B progettati in modo tale che le loro configurazioni dividano larea del bersaglio in varie zone a cui attribuire un punteggio nel seguente modo: per la configurazione 00 non viene colpito il bersaglio, dunque vengono totalizzati 0 punti. Se la freccetta colpisce il bersaglio e i sensori segnano la configurazione 01 il bambino guadagna 1 punto, se invece i sensori hanno valore 10 il bambino guadagna 2 punti, mentre se viene colpito il centro del bersaglio dove i sensori hanno configurazione 11 il bambino guadagna 5 punti. Le configurazioni previste durano un intervallo di clock. Quando il contatore segna almeno 5 punti luscita della rete P, sale a 1 ed illumina un led per indicare che il bambino ha diritto al premio. Tale uscita rimane alta per 3 periodi di clock dove sicuramente il gioco sarà interrotto(A=0 e B=0). Ogni volta che vengono superati i 5 punti e passati i 3 periodi di clock la rete si resetta per ricominciare il gioco e luscita torna a 0 spegnendo il led.

VHDL

S IMULAZIONE BEHAVIORAL Nel caso del VHDL si è deciso di utilizzare il vettore sensori che risulta essere molto pratico nella stesura del codice. Anche in questo caso i risultati del test confermano la correttezza della rete. Non appena viene totalizzato un punteggio di almeno 5 punti luscita P diventa uguale a 1 attivando il corrispondente led, il quale rimarrà acceso, come previsto, per 3 periodi di clock per poi tornare a zero spegnendosi. Ricordiamo che è necessaria la condizione che i sensori dingresso durante i 3 periodi di clock rimangano a zero ovvero non sia in corso nessuna partita. La simulazione mette in evidenza anche il comportamento del reset il quale viene attivato automaticamente e fa si che si possa iniziare una nuova partita partendo dal punteggio 0. Inoltre si è voluto dimostrare il corretto funzionamento anche per sequenze di punteggi che superino il punteggio minimo e anche il comportamento della rete nel caso in cui una partita venga sospesa. In tal caso non appena venga ripreso il gioco è ancora valido il punteggio ottenuto prima della sospensione.

S IMULAZIONE POST - ROUTE La simulazione Post-Route mette in evidenza alcuni ritardi dovuti ai componenti scelti per la realizzazione della rete e alle commutazioni dei segnali stessi. Si può concludere però che il risultato ottenuto da tale simulazione è soddisfacente e corretto in quanto luscita P commuta il suo stato con un ritardo inferiore ai 10 ns.

T EST BENCH Si riporta il codice integrale utilizzato per testare la rete sincrona scritta interamente con il codice VHDL:

Si è optato di creare un process a parte per il clock per rendere più chiaro lintero test e maggiormente visibili gli stimoli indotti alla rete Condizione necessaria esplicitata dal testo in cui viene ribadito che per tre periodi di clock, dopo il raggiungimento del punteggio minimo, è garantito che non è in atto nessuna partita