Intestazione Università degli Studi di PAVIA Facoltà di Ingegneria Elettronica Telecomunicazioni Controllo Digitale di Guadagno di un Preamplificatore.

Slides:



Advertisements
Presentazioni simili
UNIVERSITÀ DEGLI STUDI DI PARMA
Advertisements

La struttura fisica e logica di un elaboratore
Classe III A A.s – 2011 Sistemi di Elaborazione e Trasmissione dell’Informazione 4 ore settimanali (2 laboratorio) Docenti Prof. Alberto Ferrari.
Informatica e Telecomunicazioni
Prof. Emanuele Marino Concetti teorici di base della tecnologia dellinformazione.
IL MICROCONTROLLORE ST6
Automazione a logica programmabile
Università degli studi di Trieste – Tesi di laurea triennale in Ingegneria elettronica PROTOCOLLO DI COMUNICAZIONE TRA PC E MICROCONTROLLORE PER UN’INTERFACCIA.
Tesi di Laurea Triennale in Ingegneria Elettronica Applicata
Circuiti sequenziali Capitolo 5.
Laureando: Emanuele Viviani
Università degli Studi di Trieste
Università degli Studi di Trieste
Laureando: Marco DALLE FESTE
Sviluppo di un’interfaccia Camera Link - FPGA
UNIVERSITA’ DEGLI STUDI DI TRIESTE FACOLTA’ DI INGEGNERIA CORSO DI LAUREA IN INGEGNERIA ELETTRONICA A.A / 2005 Tesi di Laurea Triennale SVILUPPO.
Progetto di un circuito a microcontrollore per la gestione del ricetrasmettitore impiegato nel satellite Atmocube Laureando: Stefano Punis Relatore: Prof.
DAL MICROPROCESSORE AI SISTEMI EMBEDDED Informatica per lAutomazione II (Informatica B o II) Anno accademico 2008/2009 Prof. Giuseppe Mastronardi Ing.
Tipologie di Controlli in Ambito Industriale
Caratteristiche Principali PLC Siemens CPU 314C-2 DP
MICROCONTROLLORI Di Tiziano Ragazzi.
Dotazione per il laboratorio di Elaborazione del Segnale e Comunicazioni Elettriche donazione Texas Instruments (circa 30 kEuro)
Life testing di componenti fotonici. Metodologie e strumentazione.
INTRODUZIONE AI CONVERTITORI ANALOGICO-DIGITALI (ADC)
2 Sistema composto da un numero elevato di componenti, in cui ogni componente svolge una sua funzione elaborazione dati memorizzazione dati trasferimento.
ANALOGICO-DIGITALI (ADC) DIGITALE-ANALOGICI (DAC)
L’organizzazione della comunicazione di I/O G. Vercelli
1 Corso di Informatica (Programmazione) Lezione 4 (24 ottobre 2008) Architettura del calcolatore: la macchina di Von Neumann.
Local Trigger Control Unit prototipo
Porte Logiche Open Collector e Connessione Wired-OR
Introduzione ai PLC.
Convertitore A/D e circuito S/H
3. Architettura Vengono descritte le principali componenti hardware di un calcolatore.
IL MODEM Che cos’è? A cosa serve? Che problemi risolve? Come comunica?
UNIVERSITA’ STUDI DI ROMA “FORO ITALICO”
Fondamenti di elettronica
FACOLTA’ DI INGEGNERIA
Sistemi di acquisizione
Relatore: Prof. Carla VACCHI Correlatore: Ing. Daniele SCARPA
PROGETTO DI UN FILTRO POLIFASE FIR DECIMATORE PER IMPIEGO IN UN SISTEMA MULTISTANDARD UMTS-WLAN RELATORE: Prof. Carla Vacchi CORRELATORE: Ing. Everest.
Il Calcolatore Elettronico
UNIVERSITÀ DEGLI STUDI DI PAVIA
Sistema elettronico Controllo Idronico 1-2 Livello R&D Engineer SMT – GROUP.
TRASMISSIONE DATI CON MODEM
Architettura del calcolatore
UNIVERSITÀ DEGLI STUDI DI PAVIA
Architettura del Computer
PROGETTO DI UN CIRCUITO PER L'ALIMENTAZIONE E LA PROTEZIONE
Elaborato di Laurea di Alessandro LAZZARINI BARNABEI
Sistemi di elaborazione e trasmissione delle informazioni
Soft-DVB: A Fully-Software GNURadio-based ETSI DVB-T Modulator
PROGETTO DI UNA SERRATURA CON CODICE PER L'APERTURA
Unità centrale di processo
ARDUINO Duemilanove Parte_1 Caratteristiche
Architettura di una CPU
Progettato e realizzato Da Daniele Scaringi 5AET
Corso di Laurea in Biotecnologie corso di Informatica Paolo Mereghetti DISCo – Dipartimento di Informatica, Sistemistica e Comunicazione.
WATCHDOG TIMER E’ un oscillatore interno al  C, ma indipendente dal resto dei circuiti, il cui scopo è quello di rilevare eventuali blocchi della CPU.
ADC – SCHEMA GENERALE I convertitori AD sono disponibili come circuiti integrati in diversi modelli, che differiscono fra loro per prezzo, prestazioni.
MICROPROCESSORI Un processore è un circuito integrato in grado di effettuare operazioni di calcolo o di elaborazione dell'informazione Il circuito contiene.
OSCILLATORE E’ un circuito elettronico che genera forme d'onda senza avere un segnale di ingresso. Nel Microcontrollore gli impulsi generati dall'oscillatore.
DAC A RESISTORI PESATI.
UNIVERSITÀ DEGLI STUDI DI PAVIA FACOLTA’ DI INGEGNERIA ELETTRONICA
UNIVERSITÀ DI BERGAMO FACOLTÀ DI INGEGNERIA UNIVERSITÀ DI BERGAMO FACOLTÀ DI INGEGNERIA UNIVERSITÀ DI BERGAMO FACOLTÀ DI INGEGNERIA Dispositivi per il.
Internetworking V anno.
HI-TECH INNOVATION AT WORK. HI-TECH INNOVATION AT WORK 2 “EASY Programming & Testing tools” Apparecchiature di programmazione e collaudo.
Università degli Studi di Roma – Tor Vergata Facoltà di Ingegneria – Corso di Laurea in Ingegneria Medica Azione delle istruzioni.
HI-TECH INNOVATION AT WORK. HI-TECH INNOVATION AT WORK 2 “Fast Production Programmer” Apparecchiature di programmazione in circuit.
IL PLC AUTOMAZIONE INDUSTRIALE
Acquisizione dati con ADC 0831 e PIC 16F84
Transcript della presentazione:

Intestazione Università degli Studi di PAVIA Facoltà di Ingegneria Elettronica Telecomunicazioni Controllo Digitale di Guadagno di un Preamplificatore per applicazioni Audio gestito da Microcontrollore Elaborato di Laurea di Paolo Golzi Relatore: Professoressa Carla Vacchi Correlatore: Ingegnere Daniele Scarpa

Introduzione: Funzionalità del Preamplificatore CD Preamp. Amp. Finale Fixed gain Tuner Var. gain Phono Interfaccia RCA (trasferimento in tensione) Guadagno (in tensione [dB])

Dispositivo Adottato: PGA2310 BurrBrown Prestazioni Elettriche (rumore, banda, THD) Ampio Range di Regolazione (8bit  256 intervalli) Possibilità Daisy Chain (Realizzazione Multicanale) Interfaccia Seriale a 8+8 bit Guadagno Gv: -95.5 +31.5dB passi 0.5dB Diagramma Semplificato: Sezione Analogica + Logica di Controllo Digitale

Implementazione Interfaccia Digitale (2byte seriale) Hardware Dedicato Logica cablata Funzionalità complessa da realizzare (registri, contatori e porte logiche) Bassa Flessibilità di utilizzo Hardware certo  Strumenti di Simulazione Due Possibili Soluzioni Software Dedicato Logica non cablata Utilizzo CPU: Microcontrollore PIC (hardware esterno semplice) Flessibilità di utilizzo Introduzione nuove funzionalità Sviluppo Progetto ricorsivo (HW  SW)

Sintesi del Progetto : Schema Hardware (Core)

Sintesi del Progetto : Schema Hardware (Supply) Realizzare una stabilizzazione molto spinta per l’alimentazione della sezione Analogica Prodotto Commercializzato da Technics con il nome di Virtual Battery Operation Lungo tempo di Warm-Up (10 sec.)

Sintesi del Progetto : Parte Software Core Software (Alto Livello) Utente Gestione Interfaccia Seriale (SPI Assembler) PGA2310 Seriale 16bit 1MHz (Crystal, YamahaDSP)

Interfaccia Seriale ad 1MHz 16bit (Crystal, YamahaDSP) [1] Compatibilità con le sezioni di controllo di questi dispositivi per implementare un ingresso digitale come sviluppo futuro. PIC  RISC Istruction Set ridotto (40 opcode) Controllo sui tempi execute (1 CLK time) Permette la realizzazione di temporizzazioni precise se controllate in software a livello macchina. Master Clock CLK (XTAL) = 20MHz (50ns) Clock di comunicazione SCLK = 1MHz (1μs) Controllare l’esecuzione (19 cicli CLK) in modo da avere un bit trasmesso sull’interfaccia ogni 20 Master CLK.

Interfaccia Seriale ad 1MHz 16bit (Crystal, YamahaDSP) [2]

Funzioni Aggiuntive  Ergonomia [1] 1.Gestione di un Display LCD (utilizzo di 4bit paralleli + 3 linee) Controller Hitachi HD44780 trasmissione half-byte parallela (4bit) abilitazione (1 linea) Register Select (istruzioni/mappa ASCII) (1 linea) Retroilluminazione (1 linea) 2.Decodifica IR RC5 (utilizzo di 1linea per il fotorilevatore) Standard Philips codice Manchester Modulato a 36kHz trasmissione di 14bit (5 adr, 6 cmd, 1 tog, 2start, rc5ok) Costant Bit-Time 1.778ms MSB LSB Memorizzazione e Riconoscimento codice: utilizzo di un solo byte (command)

Funzioni Aggiuntive  Ergonomia [2] Stand-BY 3.Implementazione Stand-BY (utilizzo di 1 linea) Tolgo Alimentazione Sez.Analogica Sleep (linee ad alta impedenza) SLEEP Function Gestione Interrupt Event (linea RB0) Valuta INT0 (Power key) Problema: Riuscire a decodificare RC5 Valuta RC5 (Power code) N Clock scalato a 312.5kHz (1:64  T=3.2µs) Power? Y Wake-UP 4.Gestione Rampa Volume (software) Evitare Transizioni Brusche durante il cambio di ingresso Rampa Negativa (fino a guadagno = 0) Commutazione Ingresso Rampa Positiva (ripristino)

Flow Chart : Software Realizzato (versione 1.2b) Start RUN 1st Time? Y Load Defaults and Store in EEPROM N Demo ? Y Demo Loop Acquire RC5 Codes N Exit Channel Names Setup ? Y Store EEPROM Values N USE EEPROM Settings Refresh LCD Power ? Y Exit Evalutate KEYS Stand-BY Loop N Evalutate RC5 Command ? Y SPI, Gain Set to PGA2310 N Input Set (Relay act.) Ramp Store EEPROM Values

Realizzazione Layout Prototipo: Routing 1.Interferenza EM sulle linee (sng. Digitali TTL e HF, sng. Analogici BF) Separazione Sezione Analogica da Digitale Filtraggio sulla Sezione Analogica Schermo EM(I/C) RFI (box in rame) 2.Diafonie/Interferenza Canali (configurazione masse a stella) Configurazione Masse a stella Distanza e Geometria percorsi 3.Implementazione ICSP (In Circuit Serial Programming) Previsione connettori per ICSP Uso di Jumper per isolare Capacità Alimentazione

Realizzazione Layout Prototipo: PCB finale

Considerazioni Conclusive : Conoscenze raggiunte In Particolare questo progetto mi ha permesso di: Utilizzare/Soddisfare standard Elettrici e di Comunicazione Implementare sistemi completi basati sui Microcontrollori Approfondire l’utilizzo di strumenti CAD per Layout Valutare problemi legati ad Interferenza EM (segnali) Sviluppare un progetto nella sua completezza : Progettazione  Realizzazione  Collaudo  Revisione Grazie per la Vostra Attenzione …