RETE ASINCRONA Una rete sequenziale asincrona prende in ingresso due segnali X2 e X1 emessi da un telecomando e, in base alle combinazioni successive di.

Slides:



Advertisements
Presentazioni simili
Aritmetica Binaria
Advertisements

MULTIVIBRATORI BISTABILI
Dalla macchina alla rete
Capitolo 4 Logica sequenziale
Cassaforte asincrona SR
Cassaforte asincrona con retroazioni dei FF SR La Cassaforte asincrona è una rete che una volta ricevuti in ingresso le combinazioni , invia un.
Macchine sequenziali Capitolo 4.
Circuiti Sequenziali Asincroni
Circuiti sequenziali sincroni
1. Classificazione dei sistemi e dei modelli
4. Automi temporizzati Il comportamento dei sistemi ad eventi temporizzati non è definito semplicemente da una sequenza di eventi o di valori dello stato,
Introduzione ai circuiti sequenziali
ARCHITETTURA DEI SISTEMI ELETTRONICI
A.S.E.25.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 25 Reti sequenziali sincronizzate complesseReti sequenziali sincronizzate complesse –Macchina.
A.S.E.18.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 18 Reti sequenzialiReti sequenziali Tecniche di descrizioneTecniche di descrizione –Tabella.
ARCHITETTURA DEI SISTEMI ELETTRONICI
Flip-flop e Registri.
Macchine sequenziali.
Dalla macchina alla rete: reti LLC
Macchine sequenziali.
Robot Puma 560 Caratteristiche
Esempi di Automi a stati Finiti
Progetto RSA Analisi di un progetto di una rete per la direzione dei veicoli negli opportuni parcheggi in base alla loro lunghezza Cappa Francesca
Progetto RSS Creazione di una rete per gestire lo spegnimento di macchine in caso di blackout.
Un magazzino della frutta dispone di una pompa di calore per il mantenimento del clima entro un intervallo di temperatura. Una condizione termica critica.
Rete Asincrona Una rete sequenziale asincrona è dotata di due ingressi E, X e di una uscita Z. L'uscita Z deve diventare 1 solamente quando durante l'ultima.
Di Ilaria Bertoletti Progetto Asincrono Esame Reti Logiche 30/01/13.
Progetto Rete Sequenziale Asincrona
TIRO AL BERSAGLIO Di Ilaria Bertoletti Progetto Sincrono esame Reti logiche 30/01/13.
Introduzione.
TIRO AL BERSAGLIO Di Ilaria Bertoletti Progetto Sincrono esame Reti logiche 30/01/13.
Una rete sequenziale asincrona è dotata di due
PROGETTO 1 Un lettore di musica digitale è dotato di un sistema per la regolazione del volume composto da tre pulsanti + e – e [] e progettato in modo.
Una macchina sequenziale asincrona ha due ingressi x1, x2 e un'uscita z. Gli ingressi non cambiano mai di valore contemporaneamente. L'uscita assume il.
Diagramma degli stati che descrive il comportamento della rete.
FlipFlop D Asincrono Il FlipFlop D è una rete sequenziale asincrona che si comporta da memoria. E' caratterizzato, nella versione più semplice, da 2 ingressi.
Cassaforte Asincrona di Mealy
FlipFlop D Asincrono Il FlipFlop D è una rete sequenziale asincrona che si comporta da memoria. E' caratterizzato, nella versione più semplice, da 2 ingressi.
Cella Elementare Il FullAdder 8bit è costituito essenzialmente da 8 celle elementari disposte a cascata. Questa organizzazione è dovuta al fatto che la.
Robot Puma 560 prodotto da RP Automation, Inc.
Quadripoli Un quadripolo è una rete elettrica comunque complessa nella quale si individuano una coppia di terminali in ingresso ed una coppia di terminali.
Lascensore di un edificio a 2 piani utilizza 2 sensori S0, S1 per determinare la posizione della cabina passeggeri. Il segnale generato da ciascun sensore.
Lascensore di un edificio a 2 piani utilizza 2 sensori S0, S1 per determinare la posizione della cabina passeggeri. Il segnale generato da ciascun sensore.
Progetto VHDL: Esempio 1 Reti Asincrone
Progetto Asincrono Schematico.
Sistema di regolazione del volume Il progetto consiste nella sintesi e nella realizzazione attraverso Xilinx di un sistema per la regolazione del volume,
Diagramma degli stati primitivo (Mealy)
Rete sequenziale asincrona.
Riassunto Rete Vi sono dunque due ingressi (X1,X2) e ununica uscita; X1 e X2 non cambiano mai contemporaneamente Luscita va a 1 se viene rispettata la.
Diagramma degli stati Tabella degli stati Stati compatibili Le classi di compatibilità che soddisfano copertura e chiusura sono: [A, C] - α [B, G] -
Specifiche di Sistema.
In una macchina automatica vengono utilizzati due segnali binari X1,
Una rete sequenziale asincrona è dotata di due ingressi X1, X2 e di un’uscita Z. I segnali X2 e X1 non cambiano mai di valore contemporaneamente. Il segnale.
Una rete sequenziale asincrona è dotata di due ingressi X1, X2 e di un’uscita Z. I segnali X2 e X1 non cambiano mai di valore contemporaneamente. Il segnale.
Cassaforte asincrona II assegnamento. Descrizione Il progetto Cassaforte II assegnamento consiste in una codifica diversa delle variabili di stato. Codifica.
Introduzione Il progetto Cassaforte II assegnamento consiste in una diversa codifica delle variabili di stato. Ci si chiede se questo possa influenzare.
Testo dell’esercizio L’ascensore di un edificio a 2 piani utilizza 2 sensori S0, S1 per determinare la posizione della cabina passeggeri. Il segnale generato.
Una rete sequenziale asincrona ha due ingressi C,X e un’uscita Z. I segnali C,X non cambiano mai di valore contemporaneamente. Il segnale C è periodico;
Teoria dei sistemi Autore: LUCA ORRU'.
Un magazzino della frutta dispone di una pompa di calore per il mantenimento del clima entro un intervallo di temperatura. Una condizione termica critica.
LATCH. Circuiti Sequenziali I circuiti sequenziali sono circuiti in cui lo stato di uscita del sistema dipende non soltanto dallo stato di ingresso presente.
COMPONENTE Il componente 7474 è formato da due Flip Flop D. Pertanto presenta come ingressi: 1PRN/1CLRN e 2PRN/2CLRN, ossia PRESET/CLEAR asincroni.
Una ditta specializzata in confezionamenti di ananas costruisce una rete logica per ottimizzare la propria produzione. La rete è formata da un nastro trasportatore,
In una macchina automatica vengono utilizzati due segnali binari X1, X2 per verificare la corretta esecuzione di una certa attività su ciascun prodotto.
ELETTRONICA DIGITALE – circuiti sequenziali
Calcolatori Elettronici
Rappresentazione come schematico della seguente rete sequenziale asincrona: Una rete sequenziale asincrona, dotata di due ingressi X0, X1 e di un’uscita.
Una rete sequenziale asincrona, dotata di due ingressi X0, X1 e di un’uscita Z, deve stabilire se si verifica prima un fronte di salita di X0 o un fronte.
ELETTRONICA DIGITALE – circuiti sequenziali
Esempio di Programmazione Strutturata
Transcript della presentazione:

RETE ASINCRONA Una rete sequenziale asincrona prende in ingresso due segnali X2 e X1 emessi da un telecomando e, in base alle combinazioni successive di questi ultimi, controlla l’apertura e la chiusura di una serranda automatica, fornendo la giusta configurazione delle uscite Z2 e Z1 : 01 - la serranda deve muoversi verso la completa apertura o, se vi è già, mantenere tale stato. 10 - la serranda deve muoversi verso la completa chiusura o, se vi è già, mantenere tale stato. 00 - la serranda deve rimanere ferma nella posizione corrente, indipendentemente da quale questa sia.

La configurazione delle uscite dipende dal verificarsi o meno dei seguenti eventi, considerando come condizione di partenza una situazione di stabilità con serranda ferma (00) ed ingressi disattivi (00) : La pressione di X1 deve far muovere la serranda verso la completa apertura e, se raggiunta, mantenerla in tale stato. La pressione di X2 deve far muovere la serranda verso la completa chiusura e, se raggiunta, mantenerla in tale stato. Se i pulsanti sono premuti in modo alternato, ossia, fintantoché non viene attivato per due volte consecutive lo stesso ingresso, nella fase di passaggio in cui entrambi i pulsanti sono disattivi la serranda deve rimanere ferma, indipendentemente dal fatto che sia completamente aperta, completamente chiusa o in posizione intermedia. Se un pulsante viene premuto due o più volte consecutivamente, a partire dalla seconda attivazione la rete deve conservare l’uscita fino alla pressione del segnale opposto, il quale interrompe il movimento della serranda e, al suo rilascio, riporta la rete nella condizione iniziale. Poiché i pulsanti non possono essere premuti o rilasciati in perfetta contemporaneità, la variazione simultanea di due variabili d’ingresso non può mai verificarsi. Quando uno dei due pulsanti è attivo, l’altro, seppur premuto, rimane disattivo. In altre parole la configurazione 11 degli ingressi è impossibile, mentre il passaggio da 01 a 10 (e viceversa) deve avvenire necessariamente transitando per 00. Un segnale di RESET riporta la rete della condizione di partenza.

Diagramma degli stati Ingressi: X2,X1 Uscite : Z2,Z1

Tabella degli stati (in evidenza gli stati stabili)

Riduzione degli stati

Codifica degli stati (in rosso le corse critiche)

Eliminazione delle corse critiche (in blu le transizioni multiple)

Sintesi di Y1 e Y2

Sintesi di Y3 e Y4

Sintesi di Z1 e Z2

VDHL l’ingresso di RESET, non presente nella sintesi formale precedente, quando viene attivato riporta la rete nello stato A (0000)

Simulazione Behavioral

Simulazione Post-Route(1/3) Quando RESET va a 0, la rete si trova nella condizione di partenza, con ingressi ed uscite disattivi. Alla prima pressione di X2 la serranda viene portata in chiusura (Z2=1). Al suo rilascio la serranda viene fermata (Z2 torna a 0). Alla seconda pressione consecutiva di X2, l’uscita corrispondente Z2 viene riattivata, tornando a 0 soltanto alla pressione dell’ingresso opposto X1. Al rilascio di quest’ultimo la rete si trova nuovamente nella condizione di partenza.

Simulazione Post-Route(2/3) 7 ns 18 ns Da notare i ritardi di differenti entità che si riscontrano nelle uscite La simulazione mostra come, a partire dalla condizione iniziale (stato A della rete), la pressione alternata di X2 e X1 faccia attivare in modo altrettanto intervallato le due uscite corrispondenti Z2 e Z1.

Simulazione Post-Route(3/3) Dalla condizione di partenza, con ingressi ed uscite disattivi, alla prima pressione di X1 la serranda viene portata in apertura (Z1=1). Al suo rilascio la serranda viene fermata (Z1 torna a 0). Alla seconda pressione consecutiva di X1, l’uscita corrispondente Z1 viene riattivata, tornando a 0 soltanto alla pressione dell’ingresso opposto X2. Al rilascio di quest’ultimo la rete si trova nuovamente nella condizione di partenza.