La presentazione è in caricamento. Aspetta per favore

La presentazione è in caricamento. Aspetta per favore

A.S.E.16.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 16 Reti combinatorie frequentiReti combinatorie frequenti DecodificatoroDecodificatoro CodificatoriCodificatori.

Presentazioni simili


Presentazione sul tema: "A.S.E.16.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 16 Reti combinatorie frequentiReti combinatorie frequenti DecodificatoroDecodificatoro CodificatoriCodificatori."— Transcript della presentazione:

1 A.S.E.16.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 16 Reti combinatorie frequentiReti combinatorie frequenti DecodificatoroDecodificatoro CodificatoriCodificatori MultiplexMultiplex DemultiplexDemultiplex Tecniche strutturateTecniche strutturate PLAPLA ROMROM Porte Tri StatePorte Tri State

2 A.S.E.16.2 Richiami Porte logiche elementariPorte logiche elementari Half AdderHalf Adder Full AdderFull Adder

3 A.S.E.16.3 Decodificatori (Decoders) Rete combinatoria che converte linformazione codificata in una forma più appropriataRete combinatoria che converte linformazione codificata in una forma più appropriata EsempiEsempi –Decodificatore BCD – Sette Segmenti –Decodificatore n – 2 n In generale un decodificatore è una rete combinatoria con N ingressi e M uscite con M > NIn generale un decodificatore è una rete combinatoria con N ingressi e M uscite con M > N DECDEC DECDEC 1 2 N 1 2 M

4 A.S.E.16.4 Decodificatore 3 a 8 con Abilitazione Eabc xxx a b c a b c

5 A.S.E.16.5Schema b b a ca E cb c a b

6 A.S.E.16.6 Codificatori Rete combinatoria che converte linformazione in chiaro in una forma codificataRete combinatoria che converte linformazione in chiaro in una forma codificata EsempiEsempi –Codifica Gray –Codifica Decimale BCD In generale un decodificatore è una rete combinatoria con N ingressi e M uscite con M < NIn generale un decodificatore è una rete combinatoria con N ingressi e M uscite con M < N CODCOD CODCOD 1 2 M 1 2 N

7 A.S.E.16.7 Decimale - BCD dcba

8 A.S.E.16.8 Codice Gray ProprietàProprietà –Lo stato N differiscono da quello N-1 per un solo bit Codice Gray a N bitCodice Gray a N bit –C.G. a N-1 preceduto da 0 –+ C. G. a N-1 invertito preceduto da 1 Chiamato anche CODICE INVERSOChiamato anche CODICE INVERSO Viene utilizzato nelle macchine a controllo numericoViene utilizzato nelle macchine a controllo numerico

9 A.S.E.16.9 Codice GRAY a 4 bit QDQCQBQA G3G3G3G3G2G1G A B C D E F

10 A.S.E Tabelle di Verità D C BA G3G D C BA G2G D C BA G1G D C BA G0G0

11 A.S.E Multiplex Rete combinatoria con 2N ingressi una uscita e N ingressi di controlloRete combinatoria con 2N ingressi una uscita e N ingressi di controllo In uscita viene presentato lingresso K, dove K corrispondente al numero decodificato relativo agli N ingressi di controlloIn uscita viene presentato lingresso K, dove K corrispondente al numero decodificato relativo agli N ingressi di controllo MUXMUX MUXMUX 12 U 1 2 2N2N N

12 A.S.E MUX 4 a 1 a b U

13 A.S.E Demultilex Rete combinatoria con 1 ingresso 2 N uscite e N ingressi di controlloRete combinatoria con 1 ingresso 2 N uscite e N ingressi di controllo Lingresso viene convogliato silluscita K, dove K corrispondente al numero decodificato relativo agli N ingressi di controlloLingresso viene convogliato silluscita K, dove K corrispondente al numero decodificato relativo agli N ingressi di controllo DEMDEM DEMDEM 12 U 1 2 2N2N N

14 A.S.E PLA Tutte le funzioni combinatorie possono essere realizzate come somme di prodottiTutte le funzioni combinatorie possono essere realizzate come somme di prodotti AND – ORAND – OR Tecnica di progettazione strutturata:Tecnica di progettazione strutturata: –Piano AND –Realizza i termini di prodotto necessari –Piano OR –Realizza le somme secondo le uscite desiderate In ingresso al piano AND ci sono tutti gli ingressi dritti e negatiIn ingresso al piano AND ci sono tutti gli ingressi dritti e negati

15 A.S.E.16.15Schema b b a cacb XYZ

16 A.S.E ROM PLA con il pano AND completoPLA con il pano AND completo –decodificatore N – 2 N Ciascuna uscita del piano AND abilita una particolare configurazione delle usciteCiascuna uscita del piano AND abilita una particolare configurazione delle uscite Esistono ROM programmabili dallutenteEsistono ROM programmabili dallutente –PROM Con una PROM con N ingressi e Word di M bitCon una PROM con N ingressi e Word di M bit

17 A.S.E CONFLITTO ATTENZIONE !!!ATTENZIONE !!! Non è possibile collegare insieme due usciteNon è possibile collegare insieme due uscite Elettricamente si ha un CORTOCIRCUITOElettricamente si ha un CORTOCIRCUITO Logicamente non risulta definito il valoreLogicamente non risulta definito il valore –(almeno in alcuni casi) NO !!

18 A.S.E Uscita TRI - STATE Si introduce un novo stato logicoSi introduce un novo stato logico ALTA IMPEDENZA ZALTA IMPEDENZA Z Più uscite Tri – State possono essere connesse in paralleloPiù uscite Tri – State possono essere connesse in parallelo Si deve garantire che logicamente sia possibile abilitarne solo una alla voltaSi deve garantire che logicamente sia possibile abilitarne solo una alla volta

19 A.S.E Buffer Tri - State InvertenteInvertente Non invertenteNon invertente S inout 1 S inout 2 Sin out 1 out 2 00ZZ 01ZZ z

20 A.S.E Esempio Multiplex 4 a 1Multiplex 4 a 1 Decoded 2 to 4 D1D1 b a U D2D2 D3D3 D4D4

21 A.S.E Conclusion Reti combinatorie frequentiReti combinatorie frequenti CodificatoreCodificatore DecodificatoreDecodificatore MultiplexMultiplex DemultiplexDemultiplex Tecniche strutturate di realizzazione di reti combinatorieTecniche strutturate di realizzazione di reti combinatorie PLAPLA ROMROM Porte Tri – StatePorte Tri – State


Scaricare ppt "A.S.E.16.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 16 Reti combinatorie frequentiReti combinatorie frequenti DecodificatoroDecodificatoro CodificatoriCodificatori."

Presentazioni simili


Annunci Google