La presentazione è in caricamento. Aspetta per favore

La presentazione è in caricamento. Aspetta per favore

Rete Asincrona Una rete sequenziale asincrona è dotata di due ingressi E, X e di una uscita Z. L'uscita Z deve diventare 1 solamente quando durante l'ultima.

Presentazioni simili


Presentazione sul tema: "Rete Asincrona Una rete sequenziale asincrona è dotata di due ingressi E, X e di una uscita Z. L'uscita Z deve diventare 1 solamente quando durante l'ultima."— Transcript della presentazione:

1 Rete Asincrona Una rete sequenziale asincrona è dotata di due ingressi E, X e di una uscita Z. L'uscita Z deve diventare 1 solamente quando durante l'ultima attivazione di X, E ha avuto, come ultimo fronte, un fronte positivo, in caso di fronte negativo invece l'uscita passa a 0. Il cambiamento eventuale dell'uscita avverrà solamente al fronte positivo di X. Si progetti la rete utilizzando la sintesi di Mealy, si semplifichino gli stati, si eliminano eventuali corse critiche e si riassuma il tutto X E Z

2 Diagramma degli Stati A 00,0 B 01,0 D 11,0 C O 00,0 01,0 10,0 00,0 11,0 10,0 11,0 01,0 E 10,0 F G H I L M N P 11,1 00,010,0 01,1 11,1 00,1 01,1 10,100,1 10,1 11,1 01,1 00,1 10,1 00,1 11,0 01,0 00,0 01,1 00,1 10,1 11,1 01,1 00,1 10,1

3 Spiegazione diagramma stati Partiamo dallo stato A stabile per 00. Se l'uscita E varia, devo cambiare stato, ma non sono ancora sulla strada giusta, mi porto infatti negli stati A e C. Avendo un fronte di X posso continuare: se E è a 1 (Stato O) prima dovrà tornare a 0 (Stato B) e se avrò un ulteriore fronte arrivo nello stato D. Qui ho un punto chiave: se E ritorna a zero ritorno in B, ma se cambia X continuo con lo stato E. Sono nella condizione voluta, ho appena registrato un fronte positivo di E mentre X era 1, quindi appena si riattiverà X l'uscita andrà ad 1. Intanto che aspetto tale fronte, degli sbalzi di E non cambiano niente, semplicemente vado in degli stati logicamente simili (Stato E e G). X ha un fronte positivo e l'uscita va quindi a 1. In questo periodo se cambia semplicemente la X senza che la E cambi, non succede niente, ma se ho un fronte di discesa di E seguito anche da X l'uscita dovrà tornare a 0. ritornando quindi negli stati iniziali (Stato B o O) Si noti che mentre il segnale X è 1 se ho un numero di cambi pari di E l'uscita non varia, saltello semplicemente fra due stati. Ad esempio se sono in F e la E va a zero, potrei tornare a zero, ma se subito ritorna a 1 non ho nessun problema, la stessa cosa vale anche in B e D. Devo infatti aspettare che la X decresca per vedere come comportarmi.

4 Tabella degli stati AA,0B,0-,-C,0 BA,0B,0D,0-,- CA,0-,-O,0C,0 D-,-B,0D,0E,0 EG,0-,-F,1E,0 F-,-M,1F,1I,1 GG,0H,1-,-E,0 HL,1H,1F,1-,- IL,1-,-F,1I,1 LL,1H,1-,-I,1 MN,1M,1F,1-,- NN,1B,0-,-P,1 O-,-B,0O,0C,0 PN,1-,-O,0P,

5 Tabella Triangolare B C DO D CEDO CE E AG CE DF F G AG CE H MH I L M LN MH N PI O DOCE P PI ABCDEFGHILMNO XX X X X X X X X X XX X X XX X X X XXXX X XX X X X X X X XXX XX X XXX XX XX X X XX X XX XX X X X X XX XX XX X X X XXXX X XX XX X XX Classi Di Compatibilità [AB] [AC] [AO] [BD] [CO] [EG] [FI] [FM] [HI] [HL] [IL] [NP] Classi Massime Di Compatibilità [ACO] [BD] [EG] [FM] [HIL] [NP] Queste classi di compatibilità soddisfano le condizioni di copertura e di chiusura

6 Codifica degli Stati + Corse [ACO] αα,0β,0α,0 [BD] βα,0β,0 γ,0 [EG] γγ,0ε,1δ,1γ,0 [FM] δζ,1δ,1 ε,1 [HIL] εε,1 δ,1ε,1 [NP] ζζ,1β,0α,0ζ, α ,0001,0000,0 β ,0001,0 101,0 011-,- 010-,- ε ,1 111,1100,1 γ ,0100,1111,1101,0 δ ,1111,1 100,1 ζ ,1001,0000,0110,1 Corsa Ho deciso di utilizzare queste codifiche per gli stati perchè sembrano ridurre il numero di corse da risolvere. In verde sono evidenziate le corse che si presentano

7 Risoluzione corse α ,00001,00000,0 β ,00001,0 0101, ,-0001,0-, ,-0011,00000,0-,- ε ,1 0101,10100,1 γ ,00100,10111,10101,0 δ ,10111,1 1111,1 ζ ,10010,0 0110, , , , , ,- 0100, , ,- 1110, ,- 1100,1 Per risolvere le corse ho dovuto aggiungere una quarta variabile di stato

8 Y1 = Y3Y1 + !X2X1Y3Y Y1Y2= 00Y1Y2= Y1Y2= 10Y1Y2= 11 X1X2 Y3Y4

9 Y2 = Y4X1!X2 + !X2Y2 + Y2!Y3+Y4Y Y1Y2= 00Y1Y2= Y1Y2= 10Y1Y2= 11 X1X2 Y3Y4

10 Y3 = X1X2Y2Y4 + Y2Y3Y4 + !Y1Y3!Y Y1Y2= 00Y1Y2= Y1Y2= 10Y1Y2= 11 X1X2 Y3Y4

11 Y4 = !X1X2!Y2 + X1Y4!Y1 + X2Y3Y4 + X1X2Y2!Y3 + !X2Y2Y3Y Y1Y2= 00Y1Y2= Y1Y2= 10Y1Y2= 11 X1X2 Y3Y4

12 Schematico


Scaricare ppt "Rete Asincrona Una rete sequenziale asincrona è dotata di due ingressi E, X e di una uscita Z. L'uscita Z deve diventare 1 solamente quando durante l'ultima."

Presentazioni simili


Annunci Google