La presentazione è in caricamento. Aspetta per favore

La presentazione è in caricamento. Aspetta per favore

U NIVERSITÀ DEGLI S TUDI DI P AVIA F ACOLTÀ DI I NGEGNERIA C ORSO DI L AUREA IN I NGEGNERIA E LETTRONICA E DELLE T ELECOMUNICAZIONI CARRY LOOKAHEAD ADDER:

Presentazioni simili


Presentazione sul tema: "U NIVERSITÀ DEGLI S TUDI DI P AVIA F ACOLTÀ DI I NGEGNERIA C ORSO DI L AUREA IN I NGEGNERIA E LETTRONICA E DELLE T ELECOMUNICAZIONI CARRY LOOKAHEAD ADDER:"— Transcript della presentazione:

1 U NIVERSITÀ DEGLI S TUDI DI P AVIA F ACOLTÀ DI I NGEGNERIA C ORSO DI L AUREA IN I NGEGNERIA E LETTRONICA E DELLE T ELECOMUNICAZIONI CARRY LOOKAHEAD ADDER: APPROCCIO DOMINO E FULLY-CMOS Relatrice: Prof.ssa CARLA VACCHI Correlatore: Dott. MARCO CASTELLANO Elaborato di Laurea di MATTEO MIOTTI Anno Accademico 2005/2006

2 SOMMATORI DIGITALI (PROGETTO AL CALCOLATORE) 1 a parte: Analisi dei vantaggi del Carry lookahead adder 2 a parte:Studio dellarchitettura domino 3 a parte: Progettazione e dimensionamento dei circuiti in architettura domino e fully-CMOS 4 a parte:Simulazione e valutazione delle prestazioni dei due circuiti

3 = = = = = = = = = = LA SOMMA IN COLONNA

4 AB Cin SCout FULL ADDER RIPPLE CARRY ADDER (RCA)

5 t = Trt = 3*Trt = 2*Trt = 4*Trt = 0 PROBLEMA RIPPLE CARRY ADDER Per eseguire una somma ad N bit sono necessari N tempi di ritardo (Tr) PROBLEMA: parole lunghe!

6 E POSSIBILE RISOLVERE QUESTO PROBLEMA? UTILIZZO UN DIFFERENTE APPROCCIO CALCOLO TUTTI I RIPORTI DIRETTAMENTE DAGLI INGRESSI CALCOLO TUTTI I BIT DI SOMMA CONTEMPORANEAMENTE

7 Cout 0 = G 0 + P 0 · Cin 0 Cout 1 = G 1 + P 1 · (G 0 + P 0 · Cin 0 ) Cout 2 = G 2 + P 2 · (G 1 + P 1 · (G 0 + P 0 · Cin 0 )) Cout 3 = G 3 + P 3 · (G 2 + P 2 · (G 1 + P 1 · (G 0 + P 0 · Cin 0 ))) RIPORTI Cout i = Cin i+1 = G i + P i · Cin i PROPAGATE P i = A i B i GENERATE G i = A i · B i SOMME S i = Cin i A i B i = Cin i P i CARRY LOOKAHEAD ADDER (CLA)

8 CLA AD OTTO BIT SI UTILIZZANO DUE BLOCCHI PER IL CALCOLO DEI RIPORTI A QUATTRO BIT E SI COLLEGANO IN CASCATA

9 CARRY LOOKAHEAD ADDER VANTAGGIO: Aumento della velocità SVANTAGGI: Maggiore complessità Maggior numero di porte logiche utilizzate Maggiore potenza dissipata

10 CHE ARCHITETTURA UTILIZZO PER REALIZZARE IL CARRY LOOKAHEAD ADDER? Tecnologia CMOS Fully-CMOSDomino

11 ARCHITETTURA DOMINO Fase di valutazione Fase di pre-carica 0 0 ? Fase di valutazione

12 Logica dinamica Fully-CMOS Domino ? CONFRONTO FUNZIONAMENTO

13 VANTAGGI E SVANTAGGI DELLA LOGICA DOMINO VANTAGGI: Diminuzione del numero di transistori utilizzati per logiche con molti ingressi Aumento della velocità SVANTAGGI: Maggiore complessità Necessità di un segnale di temporizzazione Non tutte le porte logiche possono essere realizzate

14 CHARGE SHARING fase di pre-carica fase di valutazione

15 INVERTER IN CASCATA ? X 0 1 0? 11 X 1 NON FUNZIONA!! E possibile realizzare solo funzioni NON negate! 1 1 X 0

16 ARCHITETTURA DOMINO Posso eliminare gli inverter?

17 ZIPPER DOMINO

18 INVERTER IN CASCATA IN LOGICA ZIPPER DOMINO X 0 X 1 X 0

19 EX-OR

20 …TORNANDO ALLO SCHEMA DEL CLA

21 SCHEMA BLOCCHI IN LOGICA DOMINO

22 CIRCUITI RIPORTI C0 C1 C2 C3

23 C0 C1 C2 C3 MULTIPLE OUTPUT DOMINO LOGIC (MODL)

24 GENERATORE DI CLOCK Duty cicle = 50%

25 COME DIMENSIONO I TRANSISTORI? OUT2 = B nor C OUT1 = not A molteplicità Utilizzo una tecnologia con lunghezza minima di canale di 0,35 μm

26 CIRCUITO FINALE IN LOGICA DOMINO

27 Pre-carica del nodo Prima del dimensionamento Dopo il dimensionamento COSA E MIGLIORATO?

28 CIRCUITO FINALE IN LOGICA FULLY-CMOS

29 FASE DI VALUTAZIONE DELLE PRESTAZIONI Circuito in logica domino Circuito in logica Fully-CMOS Verifica corretto funzionamento e valutazione potenza media dissipata Verifica corretto funzionamento anche con tensione di alimentazione e temperatura non nominali

30 PROGRAMMI

31

32 TABELLA RIASSUNTIVA DominoFully-CMOS Frequenza di lavoro massima 500 MHz400 MHz Transistori a canale P utilizzati Transistori a canale N utilizzati Area attiva occupata 870 m m 2 Potenza dissipata3,2 mW2,7 mW Potenza / Frequenza 6,4 W / MHz6,75 W / MHz CONFRONTO PRESTAZIONI (SIMULAZIONI)

33 LAVORO SVOLTO Studio della logica domino con relativi problemi di implementazione e di alcuni suoi derivati (ZIPPER e MODL) Progettazione del carry lookahead adder sia in logica domino sia in fully-CMOS Simulazione circuiti utilizzando OrCAD Capture CIS Realizzazione di due programmmi attraverso lutilizzo di LabView della National Instruments Simulazione del circuito in logica domino utilizzando linterfaccia Design FrameWork II della ditta Cadence e il simulatore Spectre (lunghezza di canale minima di 130 nm, frequenza di funzionamento di circa 2 GHz)


Scaricare ppt "U NIVERSITÀ DEGLI S TUDI DI P AVIA F ACOLTÀ DI I NGEGNERIA C ORSO DI L AUREA IN I NGEGNERIA E LETTRONICA E DELLE T ELECOMUNICAZIONI CARRY LOOKAHEAD ADDER:"

Presentazioni simili


Annunci Google