EOSEOS E O S Elettronica Organica per Strumentazione Innovativa di Ricerca Alberto Aloisio Univ. di Napoli Federico II e INFN Antonio Cassinese Univ. di.

Slides:



Advertisements
Presentazioni simili
Laboratorio Materiali Micro e Nanostrutturati
Advertisements

Circuiti logici dedicati
Presente e futuro dellelettronica digitale in ambito spaziale Frascati 16/2/05 Dip. Scienze fisiche Università Federico II di Napoli INFN sez. Napoli stefano.
G. Barillaro, P. Bruschi, A. Diligenti, F. Pieri
Tecnologie integrate innovative per sistemi lab-on-chip di nuova generazione per la rivelazione simultanea ultrasensibile di biomarcatori Novel integrated.
Presentazione Proposte di Tesi
Laboratorio di Strumentazione Elettronica
Laboratorio di Strumentazione Elettronica
Radiografia digitale.
D.E.I.S. Universita di Bologna VHDL come strumento CAD allinterno di flussi di progetto per dispositivi Digitali VHDL come strumento CAD allinterno di.
Esperienze di laboratorio “leggero” in aula
Microfono digitale in banda audio per telefonia cellulare
Università di Modena e Reggio Emilia
CARBON NANOTUBE SINGLE-ELECTRON TRANSISTORS AT ROOM TEMPERATURE
Consumerconsumatore Smoothregolare, scorrevole, facile, ben congegnato Operationfunzionamento, gestione, conduzione European single market mercato unico.
Ischia, giugno 2006Riunione Annuale GE 2006 Elettronica di front-end per sensori monolitici a pixel attivi in tecnologia CMOS deep submicron a tripla.
Laboratorio di Microelettronica Università degli Studi di Pavia
L’azoto non è tutto uguale!
Manufacturing and Technical Trainee Programme (MTTP)
CMS RPC R&D for phase 2 Two types of upgrades proposed for the CMS RPC muon system: 1.Aging and longevity: installed in 2007, must continue to operate.
Opzioni tecnologiche per l’elettronica di front-end del Gigatracker Angelo Rivetti – INFN Sezione di Torino.
Processo di fabbricazione
Relazione Referee Btev G.D’Agostini,C.Luci,M.Primavera L’esperimento è ancora in una fase di R&D volta alla sua approvazione. L’attività di R&D andrà completata.
Consumo di potenza.
Sezione di Padova Contributo alla costruzione dei layers 6,7 Possibili task per PADOVA:  precedente proposta: R&D della procedura di assemblaggio degli.
Total Cross Section, Elastic Scattering and Diffraction Dissociation at the LHC CSN1 - 6 luglio TOTEM – luglio 2005 Politecnico di Bari and Sezione.
CMS RPC R&D for phase 2 Two types of upgrades proposed for the CMS RPC muon system: 1.Aging and longevity: installed in 2007, must continue to operate.
DISPOSITIVI E CIRCUITI INTEGRATI
Tecnologie Implementative
SUMMARY Interfacing typologies RIEPILOGO Tipologie dell’interfacciamento RIEPILOGO Tipologie dell’interfacciamento.
Università di Napoli Federico II Titolo dell’esperienza: Misura della caratteristica corrente-tensione di una giunzione tunnel superconduttiva di tipo.
M. Citterio Roma 10 Gennaio 2006 Costo per l’upgrade del Calorimetro Elettromagnetico ad Argon Liquido di Atlas Mauro Citterio INFN Milano.
Dispositivi e sistemi logici
Accoppiamento scalare
SUMMARY Quadripoles and equivalent circuits RIEPILOGO Quadripoli e circuiti equivalenti RIEPILOGO Quadripoli e circuiti equivalenti.
Mobilità tra i Paesi del Programma KA103 A.A. 2014/2015 (KA103) Mobility Tool+ e il Rapporto Finale Claudia Peritore Roma luglio 2015.
Ischia, giugno 2006Riunione Annuale GE 2006 Nuova interfaccia CMOS per sensori di GAS ad ampie variazioni resistive Nuova interfaccia CMOS per sensori.
SUMMARY High efficiency motors RIEPILOGO Motori ad alta efficienza RIEPILOGO Motori ad alta efficienza.
SUMMARY Dinamic analysis RIEPILOGO Analisi dinamica RIEPILOGO Analisi dinamica.
Circuiti matematici con amplificatori operazionali
RIEPILOGO Transistor JFET
SUMMARY Transmission and distribution of the electric energy RIEPILOGO Trasmissione e distribuzione dell’energia elettrica RIEPILOGO Trasmissione e distribuzione.
SUMMARY Thyristors RIEPILOGO I thyristor RIEPILOGO I thyristor.
SUMMARY Different classes and distortions RIEPILOGO Le diverse classi e le distorsioni RIEPILOGO Le diverse classi e le distorsioni.
Mara Martini Università di Ferrara Un Gigatracker per NA48/3 – P326.
Filtri del secondo ordine e diagrammi di Bode
SUMMARY Real operational amplifiers RIEPILOGO Amplificatori operazionali reali RIEPILOGO Amplificatori operazionali reali.
SUMMARY Interconnection of quadripoles RIEPILOGO Interconnessione di quadripoli RIEPILOGO Interconnessione di quadripoli.
Applicazioni Elettroniche e Sensoristiche in Elettronica Organica Stefano Lai, PhD.
SUMMARY Starting systems RIEPILOGO Sistemi di avviamento RIEPILOGO Sistemi di avviamento.
Alessandro Venturini* e Stefano Ottani ISOF – CNR Area della Ricerca di Bologna.
Storage (ieri, oggi e domani) Luca dell’Agnello INFN-CNAF.
Circuiti (Integrati) Analogici Prof. Andrea Irace AA 2011/2012.
Progetto EOS Elettronica Organica per Strumentazione innovativa di ricerca.
DISPOSITIVI ELETTRONICI INNOVATIVI BASATI SU SEMICONDUTTORI ORGANICI Mario Barra CNR-INFM Coherentia - Dipartimento di Scienze Fisiche Università di Napoli.
Focus sui Bandi Nazionali ed Europei. Il Bando del MIUR per lo Sviluppo e Potenziamento di Cluster Tecnologici Nazionali.
PixFEL G. Rizzo 9-Maggio PIXFEL Non ripeto qui tutte le considerazioni fatte da Valerio e Francesco in meeting precendenti. Goal del progetto: sviluppare.
What’s new in KLOE-2? Testing procedures after assembly: Tests with X-ray gun (6 KeV source) for gain measurements (I-V curve) Tests with  source for.
S VILUPPO ELETTRONICA PER EMC BELLEII INFN ROMA3 Diego Tagnani 10/06/2014 ROMA 3 : D. P.
Status of the INFN Camera F. Giordano INFN - Bari For the CTA-INFN Team Bari - CTA F2F MeeingSITAEL 11 Marzo 2015.
Minimal Emergence of Darunavir Resistance at Treatment Failure: Are Interpretation Algorithms Adequate? Gaetana Sterrantino* 1, Mauro Zaccarelli 2, Maurizio.
SUMMARY Checking RIEPILOGO Verifiche RIEPILOGO Verifiche.
1 OUTLINE CSN I, Roma 19-20/1/2015 RICH&THGEMSilvia DALLA TORRE Impegni per costruzioni – bilancio 2014 Read-out rivelatori ibridi ottobre 2014 – gennaio.
Presentazione in Sezione INFN Genova 7 luglio 2015 P.Fabbricatore Esiste un accordo di collaborazione tra CERN e INFN per “R&D Activities Relating to High-Luminosity.
ROMA 23 GIUGNO 2016 OFFICINA MODERNIZZAZIONE - PROJECT E PORTFOLIO MANAGEMENT PER LA MODERNIZZAZIONE DELLA PUBBLICA AMMINISTRAZIONE Inserire il Titolo.
CdS 19 giugno INFN Sezione di Napoli1 SuperB: presentazione per il CdS SuperB Group INFN ed Universita’ di Napoli - DSF.
Progetti Nazionali Progetti Regionali Progetti Europei.
MM news & status -Final Design Review -NA for NSW -altre attività MM.
PixFEL PV Personale partecipante e richieste finanziarie
Avviso di seminario ERASMUS+
Transcript della presentazione:

EOSEOS E O S Elettronica Organica per Strumentazione Innovativa di Ricerca Alberto Aloisio Univ. di Napoli Federico II e INFN Antonio Cassinese Univ. di Napoli Federico II e CNR CdS - 3 luglio 20141

Sommario Il Progetto Premiale EOS Il programma scientifico L’iter Ministeriale Sigla e anagrafica Le richieste ai Servizi Conclusioni CdS - 3 luglio 20142

Scheda del progetto EOS: Elettronica Organica per Strumentazione Innovativa di Ricerca Responsabile di Progetto: Alberto Aloisio – Universita’ di Napoli ‘Federico II’ e INFN Responsabile Scientifico:Antonio Cassinese – Universita’ di Napoli ‘Federico II’ e CNR Ambito di Intervento:ICT e Dispositivi Sensoriali Ambito di Progetti ERC:Physical Science and Engineering (PE) Linea di Intervento: 2 EPR coinvolti:INFN [Na e Sa] ; CNR [Dip. Fisica: SPIN, NANO, IOM;ISM Dip Chim: ISMN;IMCB] Altri Enti coinvolti – Dipartimento di Fisica, Universita’ di Napoli ‘Federico II’ – Dipartimento di Fisica, Universita’ di Roma – Dipartimento di Ingegneria dell’Innovazione, Universita’ del Salento – Dipartimento di Chimica, Universita’ di Milano Bicocca Responsabili Amm.vi: – Fausta Candiglioti INFN Napoli – Sabrina Poggi CNR-SPIN CdS - 3 luglio 20143

Il Programma Scientifico CdS - 3 luglio Definizione di un protocollo di deposizione di film organici ad elevata qualità strutturale Fabbricazione e caratterizzazione di transistor di tipo p ed n con mobilità ≥ 0.5 cm 2 /Vs su substrati rigidi Fabbricazione e caratterizzazione di transistor di tipo p e n con mobilità ≥ 0.1 cm 2 /Vs su substrati flessibili Fabbricazione di circuiti integrati Progettazione e Caratterizzazione di Amplificatori basati su OFET discreti Progettazione e test di blocchi analogici integrati: specchi di corrente, cascode e amplificatori differenziali Progettazione e test di inverter celle digitali integrate, buffer, porte logiche e flip-flop Lettura e controllo di sensori e strumentazione di misura

Partecipanti INFN-NA Dipendenti (rendicontabili) – Vincenzo Izzo*Tecnologo – Stefano MastroianniTecnologo – Paolo MastroserioDirigente Tecnologo – Maria Rosaria MasulloPrimo Ricercatore – Antonio PandaloneTecnico – Gennaro TortoneTecnico Associati (non rendicontabili) – Alberto Aloisio **PS FTE medio pro capite: 30% (t.b.d.) (*) Technical Manager (**) Responsabile di Progetto CdS - 3 luglio 20145

Approvazione Ministeriale – Nov.2013 L’approvazione definitiva dei Progetti Premiali e’ avvenuta a Nov.2013, dopo una prima proposta ritirata dal MIUR per problemi formali CdS - 3 luglio 20146

Finanziamento e Ripartizione del finanziamento Il progetto e’ stato finaziato con € rispetto ai € richiesti : – A tutti I Progetti è stato applicato un taglio lineare del 12,7%; – i Progetti di Linea2 hanno subito un ulteriore taglio del 30% ai fondi di personale; – Le altre Linee (1 e 3) hanno subito un taglio ai fondi di personale pari al 70%. CdS - 3 luglio Il CD ha approvato a Giugno la proposta di memorandum per la riparzione dei finanziamenti dei Progetti di Linea 2. Il DG ha ricevuto l’incarico di formalizzare i memorandum con gli EPR partner, sentiti i Responsabili Nazionali e Scientifici dei singoli Progetti Nel caso di EOS, INFN e CNR partecipano al 50%

Next steps (parliamone un attimo!) In attesa del memorandum con il CNR: Ripartizione dei fondi alle Sezioni INFN partecipanti (NA e RM3) in base alle indicazioni dei Responsabili Assegnazione del Progetto alla CSN di competenza (CSN5 nel caso di EOS) Apertura della sigla nelle due Sezioni (dettagli da definire) Definizione dell’anagrafica e della rendicontazione delle spese di personale in base a quanto riportato nella proposta di progetto CdS - 3 luglio 20148

Richieste ai Servizi per il 2015 SER Sviluppo di PCB per portacampioni e interfacce strumentazione di misura (4 settimane) Assemblaggio e cablaggio prototipi (2 settimane) Microsaldature per analisi campioni (2 settimane) OM Realizzazione di portacampioni e dielementi di interfaccia con strumentazione di misura (4 settimane) Progettazione Meccanica Progettazione di portacampioni e di elementi di interfaccia con strumentazione di misura (4 settimane) Realizzazione di prototipi con stampante 3D(4 settimane) CdS - 3 luglio 20149

“……EOS project is aimed at developing advanced digital and analog organic circuits to provide a vast research community with an innovative concept of deep embedded electronics for measuring instruments……” MAIN GOAL “….. The success of this interdisciplinary research is based on: the combined action of new high-performance organic materials, also synthesized according to specific functional requirements; the development of processes at low (even room) temperature, capable to produce thin film devices on flexible and large area supports; the ability to integrate within a unique production process several devices onto unconventional substrates (i.e. plastics, paper)…” “….. The success of this interdisciplinary research is based on: the combined action of new high-performance organic materials, also synthesized according to specific functional requirements; the development of processes at low (even room) temperature, capable to produce thin film devices on flexible and large area supports; the ability to integrate within a unique production process several devices onto unconventional substrates (i.e. plastics, paper)…” Organic Electronics for Innovative research instrumentation

Setting out new film deposition protocols for organic films with optimized structural quality Fabrication and characterization of high-performance p- and n-type transistors (mobility exceeding 0.1 cm 2 /Vs) on both rigid and flexible substrates Design and test of integrated analog building blocks: current mirrors, cascode and differential amplifiers Design and test of integrated digital cells: inverters, buffers, logic gates and flip- flops Development of sensors readout with organic electronics Setting out new film deposition protocols for organic films with optimized structural quality Fabrication and characterization of high-performance p- and n-type transistors (mobility exceeding 0.1 cm 2 /Vs) on both rigid and flexible substrates Design and test of integrated analog building blocks: current mirrors, cascode and differential amplifiers Design and test of integrated digital cells: inverters, buffers, logic gates and flip- flops Development of sensors readout with organic electronics SPECIFIC OBJECTIVES Organic Electronics for Innovative research instrumentation

OFET-based circuits Examples from literature OFET-based circuits Examples from literature

NATURE 2007 Max Planck Stuttgart High mobility OFET with EVAPORATED organic films (dielectric AlO x + Phosphonic acid- based SAM – Cox ~ 1µF/cm 2 High mobility OFET with EVAPORATED organic films (dielectric AlO x + Phosphonic acid- based SAM – Cox ~ 1µF/cm 2 LOW VOLTAGE operation Pentacene p-type OFET (µ=0.6 cm 2 /Vs) F 16 CuPc n-type OFET (µ=0.02 cm 2 /Vs) Pentacene p-type OFET (µ=0.6 cm 2 /Vs) F 16 CuPc n-type OFET (µ=0.02 cm 2 /Vs) CMOS INVERTER P-type N-type

2010 Integration in a Catheter AlO x + PhoSAM on polyimide µ p =0.5 cm 2 /Vs µ n =0.01 cm 2 /Vs CMOS INVERTER BENDABLE RING OSCILLATOR Signal delay per stage (4.5 ms)

AlO x + PhoSAM on Paper DNTT µ p =0.2 cm 2 /Vs F 16 CuPc µ n =0.005 cm 2 /Vs CMOS INVERTER P-type N-type

2013 AlO x + PhoSAM on PEN DNTT_C10 µ = 1.2 cm 2 /Vs 11-STAGE UNIPOLAR (P-type) OSCILLATOR For channel lenght of L=1 µm, the measured stage delay is 1.9 µs at a supply voltage (V sup ) of 1V, 730 ns at V sup =2V, 420ns at V sup =3V, 300ns at V sup =4V,

2013 Top-Contact N-type OFET based on evaporated Fluorinated Napthalene Diimide thin films Effective mobility is 0.8 cm 2 /Vs for channel length L=100 µm, while it is reduced down to 0.06 cm 2 /Vs for L=1 µm (CONTACT RESISTANCE EFFECT) To get high mobility N-type OFET with short L ( ~ 1µm ) channel is still an OPEN ISSUE !!!

IL PRIMO MICROPORCESSORE ORGANICO Transistor a doppio gate con film di Pentacene (logica unipolare) ARCHITETTURA DEL µPC Dimensioni e velocità operative: confronto con uno dei primi microprocessori in Silicio 40 istruzioni al secondo Substrato flessibile Consumo di potenza molto basso 40 istruzioni al secondo Substrato flessibile Consumo di potenza molto basso PROPRIETA’

CIRCUITI ORGANICI COMPLESSI PER “RACCOLTA DI ENERGIA” Transistor a bassa tensione operativa: film di DNTT ENERGIA DAI PASSI: INTEGRAZONE N UNA SCARPA SCHEMA DEL GENERATORE DI TENSIONE DAGLI IMPULSI ALLA TENSIONE DI USCITA

PRELIMINARY ACTIVITIES

High µ n-type OTFT deposited at room temperature by SuMBD ORGANIC FILM SOURCE Si ++ (GATE) DRAIN SiO 2 thickness: 200 nm HMDS+SiO 2 PDIF_CN 2 TRANSISTOR LAYOUT

High µ n-type OTFT deposited at room temperature by SuMBD AFM ROOM TEMPERATURE DEPOSITION MAXIMUM MOBILITY: 0.2 cm 2 /volt*sec This value exceeds by 3 orders of magnitude that of PDIF_CN 2 OFET fabricated with conventional Joule evaporation with T sub = room temperature ROOM TEMPERATURE DEPOSITION MAXIMUM MOBILITY: 0.2 cm 2 /volt*sec This value exceeds by 3 orders of magnitude that of PDIF_CN 2 OFET fabricated with conventional Joule evaporation with T sub = room temperature Potentially, SuMBD allows getting high µ OFET also on unconventional substrates

KELVIN PROBE MICROSCOPY for OFET ANALYSIS PDIF_CN 2 films grown (OMBD, T sub =100 °C) on bare and HMDS-treated SiO 2 HMDS µ>0.1 cm 2 *Vs HMDS µ>0.1 cm 2 *Vs BARE µ<10 -3 cm 2 *Vs BARE µ<10 -3 cm 2 *Vs KPFM allows revealing the presence of strong contact resistance effects (R C ) in OFET devices based on PDIF_CN 2 films with poor strctural order Rc effect

DYNAMIC CHARACTERIZAZION OF A COMMON SOURCE AMPLIFIER PDIF_CN 2 N-TYPE OFET SOURCE Si ++ (GATE)DRAIN SiO 2 thickness: 200 nm HMDS +SiO 2 BOTTOM-CONTACT BOTTOM GATE CONFIGURATION GAIN vs FREQUENCY analysis OFET µ~ 0.3 cm 2 /Vs Max Gain (Low freq) ~ 1.15 F cd (characteristic freq.) = 32 KHz (limited by large C GS, CGD) OFET µ~ 0.3 cm 2 /Vs Max Gain (Low freq) ~ 1.15 F cd (characteristic freq.) = 32 KHz (limited by large C GS, CGD)

Fabrication of Low-voltage operation transistors Thickness SiO 2 : 35 nm – OPERATION RANGE : (-5,5 )V SiO 2 +HMDS Organic film Au- SOURCE Si ++ (GATE) Au- DRAIN BOTTOM - CONTACT BOTTOM - GATE BOTTOM - CONTACT BOTTOM - GATE Evaporated PDIF-CN 2 OFET – OMBD, Tsub=100 °C µ max : [ ] cm 2 /volt*sec V on : [-3, -1.5] Volt Electrical response in Air Channel Length L=20, 40 µm

Inserire attività avviata con luce di sincrotone (floreano-calzolari) ° menzionare mariucci /muccini porte logiche

Attivita’ in corso CdS - 3 luglio Altri articoli con altri partner CNR e con i ringraziamenti ad EOS sono attualmente in fase di pubblicazione Presentazione di un progetto europeo FET (Contributo INFN: elettronica di misura su nanodispositivi riguardanti singola molecola e fototransistor) Attività PNR :scheda sull elettronica organica presentata all INFN e al Dipartimento di Fisica Altre attività

Altre attività/progettualità avviate Presentazione di un progetto europeo FET (contributo INFN, elettronica di misura su nanodispositivi: singola molecola e fototransistor) Attività PNR :scheda sull elettronica organica presentata all INFN e al Dipartimento di Fisica Altre possibilità attività : Rivelatori Raggi X organici