Progetto Rete Sequenziale Asincrona

Slides:



Advertisements
Presentazioni simili
Cassaforte asincrona SR
Advertisements

Cassaforte asincrona con retroazioni dei FF SR La Cassaforte asincrona è una rete che una volta ricevuti in ingresso le combinazioni , invia un.
Progetto RSA Analisi di un progetto di una rete per la direzione dei veicoli negli opportuni parcheggi in base alla loro lunghezza Cappa Francesca
Progetto RSS Creazione di una rete per gestire lo spegnimento di macchine in caso di blackout.
Progetto Rete Sequenziale Asincrona
Una rete sequenziale asincrona è dotata di due
PROGETTO 1 Un lettore di musica digitale è dotato di un sistema per la regolazione del volume composto da tre pulsanti + e – e [] e progettato in modo.
Una macchina sequenziale asincrona ha due ingressi x1, x2 e un'uscita z. Gli ingressi non cambiano mai di valore contemporaneamente. L'uscita assume il.
FlipFlop D Asincrono Il FlipFlop D è una rete sequenziale asincrona che si comporta da memoria. E' caratterizzato, nella versione più semplice, da 2 ingressi.
FlipFlop D Asincrono Il FlipFlop D è una rete sequenziale asincrona che si comporta da memoria. E' caratterizzato, nella versione più semplice, da 2 ingressi.
Progetto VHDL: Esempio 1 Reti Asincrone
Progetto Asincrono Schematico.
RETE ASINCRONA Una rete sequenziale asincrona prende in ingresso due segnali X2 e X1 emessi da un telecomando e, in base alle combinazioni successive di.
Testo dell’esercizio L’ascensore di un edificio a 2 piani utilizza 2 sensori S0, S1 per determinare la posizione della cabina passeggeri. Il segnale generato.
Una rete sequenziale asincrona ha due ingressi C,X e un’uscita Z. I segnali C,X non cambiano mai di valore contemporaneamente. Il segnale C è periodico;
TEORIA DEGLI AUTOMI Una macchina sequenziale a stati finiti o AUTOMA a stati finiti è un sistema sequenziale che ha un insieme finito di stati interni,
In una macchina automatica vengono utilizzati due segnali binari X1, X2 per verificare la corretta esecuzione di una certa attività su ciascun prodotto.
ELETTRONICA DIGITALE – circuiti sequenziali
Rappresentazione come schematico della seguente rete sequenziale asincrona: Una rete sequenziale asincrona, dotata di due ingressi X0, X1 e di un’uscita.
GLI AUTOMI INGRESSIUSCITE Un Automa è un sistema con le seguenti caratteristiche: 1.Dinamico : evolve nel tempo; 2.Invariante : la risposta del sistema.
TESTO DEL PROBLEMA: “Inserire i numeri in una tabella seguendo queste indicazioni: il numero 2 va posto alla destra di 8 e sotto al 4, il numero 6 va posto.
Laboratorio di Architettura Degli Elaboratori1 PSPICE – Circuiti sequenziali.
I Paradossi di Zenone I paradossi di Zenone costituiscono forse i primi esempi del metodo di dimostrazione noto come dimostrazione per assurdo, usato.
1 Simulazione Numerica dei Fenomeni di Trasporto Necessità di introduzione dei tensori  11  12  13  23  21  22 Vogliamo descrivere in un modo che.
Una rete asincrona gestisce una pompa idraulica che porta acqua dal bacino 1 al bacino 2. La rete è dotata di 3 sensori per monitorare il livello dell’acqua:
La APP di Italia Nostra per i Beni Culturali
Analisi monovariata: frequenze
Lezione semplificata per la Scuola Secondaria di primo grado
“Vivere insieme” – Lezione4
Sensori di posizione.
COME LA LUNA E IL SOLE INFLUENZANO LA TERRA
3 Novembre 2016 GESTIONE DELLA FLORA SPONTANEA NELLE COLTIVAZIONI
Impostazione evento finale d’Istituto
Valutazione del servizio scolastico Caratteristiche dell'informazione
Branch and Bound Lezione n°14 Prof.ssa Rossella Petreschi
Pic16f84 Assembly I/O.
Tecnica batch (passa a passo)
Spiegazione di alcuni concetti
Alberi binari Definizione Sottoalberi Padre, figli
WINSOC Gestione carro attrezzi
Macchine sequenziali Capitolo 4.
TIPI PRIMITIVI TIPI STRUTTURATI
Formattazione del paragrafo
FORMULE E FUNZIONI SU EXCEL
RISOLVIAMO UN SISTEMA LINEARE N EQUAZIONI N INCOGNITE
ONDE ELETTROMAGNETICHE E ANTENNE
A/D seconda parte.
Alto corso: dalla sorgente a Bratislava
IN BICICLETTA LUNGO IL DANUBIO
Programmare.
Il Nuovo Esame Di Stato Conclusivo del I ciclo d’Istruzione
Realizziamo un fumetto
Gli automi.
Variazione periodica di alcune proprietà atomiche
Ripartizione ed uso della SEDE STRADALE
Elementi di base per lo studio dei circuiti digitali
RETEISSA Corsi di potenziamento e di preparazione ai test di ingresso per i corsi di laurea a numero programmato Corso di Fisica Test di ingresso per il.
MODULO 6.4 PRINCIPIO DI MILLMAN CLIC.
I fogli elettronici Microsoft Excel.
Teorema del Viriale e stato fisico del gas stellare
I NUMERI DECIMALI E LA SCRITTURA POSIZIONALE
Con modello in silicone
Memorie Laboratorio di Architetture degli Elaboratori I
Per vedere la simulazione premere la barra spaziatrice o un click del mouse! PROSEGUI.
Risolvere le moltiplicazioni tra frazioni
Analisi e Sintesi di circuiti sequenziali
Diagrammi di fase (o di stato)
Ricerca 01/08/2019 package.
<inserire titolo problema>
Programmazione Procedurale
Transcript della presentazione:

Progetto Rete Sequenziale Asincrona

Testo Si vuole realizzare una rete sequenziale asincrona che controlli il traffico all'interno di un tunnel stradale molto stretto. In particolare, il (suddetto) tunnel è percorribile in un solo verso e da un solo automezzo per volta. Si vuole conoscere il verso in cui il mezzo transita e perciò sono posizionati due sensori, sia all'ingresso, sia all'uscita della galleria. Questi sensori sono ad una distanza maggiore del mezzo più lungo che può attraversare il tunnel. Si realizzi quindi una rete asincrona che permetta di conoscere se il tunnel è libero oppure occupato ed in che verso è percorso dal mezzo. Gli ingressi della rete sono composti da due sensori (S1 e S2) i quali si attivano nel momento in cui vengono attraversati. Le uscite sono V1, V2 e L. In particolare: - V1 sarà attivo se il tunnel è percorso passando prima dalla posizione del sensore 1; - V2 viene attivato nel caso duale; - L è attivo se il tunnel è libero. Verso 1 Sensore1 Sensore2 Verso 2

Diagramma degli stati 00 A,001 10 00 01 00 G,010 F,100 10 01 10 01 C,010 B,100 D,100 00 00 00 00 01 10

Tabella degli stati Ingressi(S1,S2) Uscite 0,0 0,1 1,1 1,0 V1 V2 L - B 1 D E F G

Tabella Triangolare B C D - E F DA G EA A Classi di compatibilità così ottenute: α=[A] ,β=[BD],γ=[CE],δ=[F],ε=[G]

Assegnazione 00 01 11 10 γ α - 100 β δ 001 ε 010 00 01 11 10 000 011 - 100 001 010 110 Decido di assegnare ad α lo stato 011 per evitare possibili corse Devo risolvere le due corse(in rosso)

Risoluzione Corse 00 01 11 10 000 100 - 001 011 010 110 111 101

Sintesi uscite 00 01 11 10 000 100 - 001 011 010 110 111 101 L=!y2y1y0 V1=!y2!y1 V2=y1!yo

Sintesi Variabili di stato Y2=0 Y2=1 00 01 11 10 100 000 - 101 001 111 011 010 110 Y2=!S2!Y1!Y0+Y2!Y1+Y2!Y0+S1!Y0 Y1=!S1Y1+Y1!Y0+Y2Y0 Y0=Y0!S2+Y2!S1

Realizzazione VHDL

Realizzazione a Schematico

Test

Simulazione Behavioral VHDL Un mezzo attraversa il tunnel da sinistra a destra Un mezzo attraversa il tunnel da destra a sinistra

Simulazione Post-Route VHDL Ritardi per raggiungere lo stato voluto causati dalle transizioni multiple

Simulazione Behavioral Schematico Un mezzo attraversa il tunnel da sinistra a destra Un mezzo attraversa il tunnel da destra a sinistra

Simulazione Post-Route Schematico Ritardi per raggiungere lo stato voluto causati dalle transizioni multiple