Una ditta specializzata in confezionamenti di ananas costruisce una rete logica per ottimizzare la propria produzione. La rete è formata da un nastro trasportatore,

Slides:



Advertisements
Presentazioni simili
INGRESSI E USCITE.
Advertisements

Cassaforte asincrona SR
Hard disk.
Macchine sequenziali Capitolo 4.
Circuiti sequenziali Capitolo 5.
Elementi di Matematica
Macchine non completamente specificate
TEORIA RAPPRESENTAZIONALE DELLA MISURA
PSPICE – Circuiti sequenziali principali
Ricerca della Legge di Controllo
Flip-flop e Registri.
1 Esempio : Utile per considerare limportanza delle ALTE FREQUENZE nella ricostruzione del segnale, in particolare dei FRONTI di SALITA e di DISCESA (trailing.
Prima e Seconda Forma Canonica
Cos’è una sequenza? Una sequenza è una successione finita di valori, dove ogni valore ha una durata prefissata e costante (T). I valori della sequenza.
Progetto RSA Analisi di un progetto di una rete per la direzione dei veicoli negli opportuni parcheggi in base alla loro lunghezza Cappa Francesca
Progetto RSS Creazione di una rete per gestire lo spegnimento di macchine in caso di blackout.
Un magazzino della frutta dispone di una pompa di calore per il mantenimento del clima entro un intervallo di temperatura. Una condizione termica critica.
Rete Asincrona Una rete sequenziale asincrona è dotata di due ingressi E, X e di una uscita Z. L'uscita Z deve diventare 1 solamente quando durante l'ultima.
Di Ilaria Bertoletti Progetto Asincrono Esame Reti Logiche 30/01/13.
Rete Sincrona Una rete sequenziale sincrona, è dotata di un ingresso E, di un segnale di Clock e uno di reset. Ad ogni fronte del Clock, deve essere campionato.
TIRO AL BERSAGLIO Di Ilaria Bertoletti Progetto Sincrono esame Reti logiche 30/01/13.
Introduzione.
TIRO AL BERSAGLIO Di Ilaria Bertoletti Progetto Sincrono esame Reti logiche 30/01/13.
Una rete sequenziale asincrona è dotata di due
PROGETTO 1 Un lettore di musica digitale è dotato di un sistema per la regolazione del volume composto da tre pulsanti + e – e [] e progettato in modo.
Una macchina sequenziale asincrona ha due ingressi x1, x2 e un'uscita z. Gli ingressi non cambiano mai di valore contemporaneamente. L'uscita assume il.
FlipFlop D Asincrono Il FlipFlop D è una rete sequenziale asincrona che si comporta da memoria. E' caratterizzato, nella versione più semplice, da 2 ingressi.
Cassaforte Asincrona di Mealy
FlipFlop D Asincrono Il FlipFlop D è una rete sequenziale asincrona che si comporta da memoria. E' caratterizzato, nella versione più semplice, da 2 ingressi.
SISTEMI LINEARI TEMPO INVARIANTI SEZIONE 7
EQUAZIONI DI SECONDO GRADO
TRASDUTTORI E SENSORI.
PREFAZIONE Per poter eseguire il progetto Schematico occorre installare la libreria libreria.cat e i relativi file Sch e Sym presenti nella cartella librerie,
Lascensore di un edificio a 2 piani utilizza 2 sensori S0, S1 per determinare la posizione della cabina passeggeri. Il segnale generato da ciascun sensore.
Lascensore di un edificio a 2 piani utilizza 2 sensori S0, S1 per determinare la posizione della cabina passeggeri. Il segnale generato da ciascun sensore.
Progetto Asincrono Schematico.
Sistema di regolazione del volume Il progetto consiste nella sintesi e nella realizzazione attraverso Xilinx di un sistema per la regolazione del volume,
RETE ASINCRONA Una rete sequenziale asincrona prende in ingresso due segnali X2 e X1 emessi da un telecomando e, in base alle combinazioni successive di.
Esame Orale Di Reti Logiche
Diagramma degli stati primitivo (Mealy)
Riassunto Rete Vi sono dunque due ingressi (X1,X2) e ununica uscita; X1 e X2 non cambiano mai contemporaneamente Luscita va a 1 se viene rispettata la.
Una rete sequenziale asincrona è dotata di due ingressi X1, X2 e di un’uscita Z. I segnali X2 e X1 non cambiano mai di valore contemporaneamente. Il segnale.
Cassaforte asincrona II assegnamento. Descrizione Il progetto Cassaforte II assegnamento consiste in una codifica diversa delle variabili di stato. Codifica.
Introduzione Il progetto Cassaforte II assegnamento consiste in una diversa codifica delle variabili di stato. Ci si chiede se questo possa influenzare.
Testo dell’esercizio L’ascensore di un edificio a 2 piani utilizza 2 sensori S0, S1 per determinare la posizione della cabina passeggeri. Il segnale generato.
L’azienda di packaging ‘’Choco-Pack’’ dispone di un macchinario per l'impacchettamento di cioccolatini in scatole da 8 pezzi. Per variare l'offerta sul.
Una rete sequenziale asincrona ha due ingressi C,X e un’uscita Z. I segnali C,X non cambiano mai di valore contemporaneamente. Il segnale C è periodico;
Introduzione allo studio del computer. Un computer può essere definito come un sistema elettronico.
“CICLI CON SEGNALI BLOCCANTI”
Università degli studi di Parma Dipartimento di Ingegneria dell’Informazione Politecnico di Milano Reti Logiche A Macchine non completamente specificate.
Un magazzino della frutta dispone di una pompa di calore per il mantenimento del clima entro un intervallo di temperatura. Una condizione termica critica.
Algebra di Boole.
Display a 7 segmenti.
Esercizi (attrito trascurabile)
Impianto di Avvio Ritardato
Reti Sequenziali Corso di Architetture degli Elaboratori Reti Sequenziali.
Prof. ing. Paolo Bidello AA 2005/2006 Laboratorio Informatico Promemoria degli argomenti: Reti locali (LAN)
Automi temporizzati.
Flusso di Costo Minimo Applicazione di algoritmi: Cammini Minimi Successivi (SSP) Esercizio 1 Sia data la seguente rete di flusso, in cui i valori riportati.
COMPONENTE Il componente 7474 è formato da due Flip Flop D. Pertanto presenta come ingressi: 1PRN/1CLRN e 2PRN/2CLRN, ossia PRESET/CLEAR asincroni.
In una macchina automatica vengono utilizzati due segnali binari X1, X2 per verificare la corretta esecuzione di una certa attività su ciascun prodotto.
Calcolatori Elettronici
Rappresentazione come schematico della seguente rete sequenziale asincrona: Una rete sequenziale asincrona, dotata di due ingressi X0, X1 e di un’uscita.
L’azienda di packaging ‘’Choco-Pack’’ dispone di un macchinario per l'impacchettamento di cioccolatini in scatole da 8 pezzi. Per variare l'offerta sul.
DISEQUAZIONI DI II GRADO. Lo studio del segno di un trinomio Considerando che il coefficiente a sia sempre positivo cioè a>0 per risolvere le disequazioni.
Analisi matematica Introduzione ai limiti
Laboratorio di Architettura Degli Elaboratori1 Macchine a stati finiti – un automa di Mealy generale con 1 bit d’ingresso, 1 di uscita e 2 di stato.
Strumenti per lo studio dei sistemi continui nel dominio del tempo.
Lezione n. Parole chiave: Corso di Laurea: Insegnamento: Docente: A.A Salvatore Cuomo La ricorsione 15 Approccio ricorsivo, esercizi sulla.
Classe II a.s. 2010/2011 Prof.ssa Rita Schettino
Transcript della presentazione:

Una ditta specializzata in confezionamenti di ananas costruisce una rete logica per ottimizzare la propria produzione. La rete è formata da un nastro trasportatore, dove scorrono i prodotti che devono essere sottoposti ad un controllo, e due sensori in alto posti ad una distanza tale da individuare i prodotti che rispettano lo standard. Se l’esito del controllo è positivo allora il prodotto è idoneo alla vendita e viene incanalato in ceste apposite altrimenti viene scartato e destinato all’inscatolamento del prodotto sciroppato. L’incanalamento è effettuato da un braccio motorizzato che ostacola il passaggio nella zona sbagliata: se il braccio è alzato (C=0) significa che il prodotto ha passato il controllo di qualità altrimenti il braccio è abbassato(C=1). La rete poi provvede ad ottimizzare anche i tempi di controllo per aumentare la produzione, infatti il nastro trasportatore è dotato di tre velocità: fermo(N=00), normale (N=01) ed extra-speed (N=11).

La velocità normale del nastro è attiva quando si stanno controllando i prodotti e quando si resetta la rete, mentre quella extra-speed entra in gioco quando non ci sono prodotti in fase di analisi per far sopraggiungere ai sensori più rapidamente gli ananas da controllare. Le velocità vengono attivate automaticamente dalla rete e quella extra- speed viene disattivata non appena si presenta un prodotto da controllare. Inoltre è prevista la possibilità di fermare il nastro in caso di emergenza o al sopraggiungere di un prodotto che non è un ananas e in qualsiasi momento tramite un pulsante azionato da un addetto. Tale pulsante è fatto in modo che rimane premuto e solo dopo il suo rilascio(un’altra pressione del pulsante) il nastro riprende la sua velocità e se si stava facendo un controllo su un prodotto corretto è necessario rimettere il prodotto in coda per verificarlo di nuovo o l’addetto scarta direttamente il prodotto. Si pone la regola che l’addetto faccia ripartire il nastro mentre non ci sono prodotti sotto i sensori per un corretto funzionamento della rete e una valutazione corretta del prodotto stesso.

Caso non conforme Caso conforme Stato emergenza

■ AB N C AF -CA - - -I01 1 BF -CB - - -L01 0 C -DC - - -L - DED - - -L - - EE - -BL FFG - -I GHG - - -I - - HH - -AI IH - - -II -I00 1 LE - - -LLLL00 0

BX CX - DXFE X - EXXXX F -XXXX GFH XXXXX HXXXXXXX IXXXXXXXX LXXXXXXXXX ABCDEFGHI Classi massime di compatibilità [AF], [BC], [CD], [E],[G], [H],[I], [L]. Esse sono necessarie per garantire la copertura e la chiusura.

■ AB N C [AF] =>ααεβαη - -η011 [BC] =>βαγββ - -θθ010 [CD] =>γδγγ - -θθ -010 [E] =>δδ - -βθ [G] =>εζε - - -η [H] =>ζζ - -αη [I] =>ηζ - - -ηη -η001 [L] =>θδ - - -θθθθ000 Ottengo la seguente tabella delle transizioni:

N C [AF] =>α [BC] =>β [CD] =>γ [E] =>δ [G] =>ε [H] =>ζ [I] =>η [L] =>θ y1y2y3 ■ AB

N C [AF] =>α [BC] =>β [CD] =>γ [E] =>δ [G] =>ε [H] =>ζ [I] =>η [L] =>θ y1y2y3 ■ AB Metto in evidenza le CORSE CRITICHE

Con Eliminazione delle corse critiche Corretta formalmente Induce un risultato erroneo nella simulazione Post-Route Senza eliminazione delle corse critiche Formalmente meno corretta Comportamento della rete fedele alle aspettative A questo punto vengono proposti due tipi di soluzione al problema:

Tabella senza corse critiche N C [AF] =>α [BC] =>β [CD] =>γ [E] =>δ [G] =>ε [H] =>ζ [I] =>η [L] =>θ y1y2y3 ■ AB

y3B=00y3B=01 y3B=10y3B=11 ■A■A ■A■A ■A■A ■A■A Y1Y2 Y1= ■ !Y3 + Y3Y1 + Y1!Y2 + B! ■ !A!y3

y3B=00y3B=01 y3B=10y3B=11 ■A■A ■A■A ■A■A ■A■A Y1Y2 Y2= y3 ■ + y2!y3 + y2B + y2!y1!A+ y3B! ■ !A

y3B=00y3B=01 y3B=10y3B=11 ■A■A ■A■A ■A■A ■A■A Y1Y2 Y3= ■ y1!y2 + y1y3 ■ + y3B! ■ + ! ■ AB+ y1! ■ !Ay3!B + y1!y2!y3!B + y2! ■ A!B + y2! ■ !BA

La simulazione behavioral funziona correttamente e ottengo i risultati sperati. Infatti il reset=1 mi permette di settare la rete in uno stato iniziale in cui C=1 (ovvero suppongo che il prodotto non sia conforme) scelto in modo arbitrario e la velocità del nastro è 01 ovvero il nastro procede a velocità normale. Successivamente i test vanno a controllare il comportamento della rete durante il controllo di un prodotto conforme allo standard. Si ha la configurazione dei sensori A=1 e B=1 e ciò comporta C=0 correttamente, mentre il nastro continua a procedere a velocità normale. Appena A=0 e B=0 la velocità del nastro passa a speed. Simulazione Behavioral con corse eliminate:

Dopo di che si è voluto testare il funzionamento del pulsante stop, in grado di fermare il nastro su cui vengono trasportati gli ananas. Esso agisce sulla velocità del nastro solo se è premuto e se viene mantenuto il suo stato di pressione così come richiesto. Inoltre si è rispettata la condizione richiesta che dopo il rilascio dello stop il sistema deve trovarsi nella condizione A=0 e B=0, ovvero non devono esserci prodotti in fase di analisi per il corretto funzionamento della rete. Il nastro procede dunque a velocità speed perché non ci sono prodotti. Il test successivo denota come non appena sopraggiunge un prodotto al primo sensore, la velocità del nastro passa da 11 a 01, ovvero rallenta riprendendo la velocità normale. Altro risultato efficiente ottenuto dalla rete lo notiamo nel caso in cui il prodotto non è conforme allo standard. Le uscite funzionano correttamente ovvero C=1 e il nastro nonostante vi sia un momento in cui A=0 e B=0 prima che B=1 non passa alla velocità speed ma continua normalmente perché giustamente sta analizzando un prodotto non conforme.

Il comportamento è nettamente sbagliato perché eliminando le corse critiche la rete va a trovarsi in stati in cui l’uscita N è diversa e questo genera un netto malfunzionamento della rete risolvibile solamente con l’arresto del nastro come si può notare. Per ovviare a questo problema bisognerebbe utilizzare la tecnica delle transizioni multiple andando a creare nuovi stati e nuove configurazioni con opportune uscite. Ciò comporterebbe l’aumento delle variabili di stato a 4 aumentando la complessità della rete. Possiamo risolvere il problema come vedremo in seguito. Simulazione Post-Route con corse eliminate :

y3B=00y3B=01 y3B=10y3B=11 ■A■A ■A■A ■A■A ■A■A Y1Y2 Y1= ■ + y1! ■ !Ay3 + y1!y2! ■ !y3 + ! ■ A!y3!B + ! ■ !A!y3B

y3B=00y3B=01 y3B=10y3B=11 ■A■A ■A■A ■A■A ■A■A Y1Y2 Y2 = ■ + !y1y2y3 + ! ■ !A!y3y2 + y3B! ■ !A

y3B=00y3B=01 y3B=10y3B=11 ■A■A ■A■A ■A■A ■A■A Y1Y2 Y3= y1 ■ y3+ !y1!y2 ■ !y3 + ■ y1!y2 + y1! ■ Ay3!B + !y1! ■ y3B +A!y3!y1y2 + y1!y2! ■ !y3!B + y1! ■ !Ay3!B +A! ■ !B

La sintesi delle uscite è identica sia nel caso in cui risolva le corse critiche che no in quanto si tratta di una rete di Moore y1y2 y3 C= y1y3 + !y2!y y1y2 y3 N(1)= ! Y1 + y1!y2

y1y2 y3 N(2) = y1!y2y3 + !y1y2!y3 Ricordiamo che C è il braccio meccanico per l’incanalamento del prodotto in base all’esito del controllo, mentre N(2) è il bit più significativo della velocità del nastro e N(1) quello meno significativo.

Si è optato di realizzare il progetto con la soluzione in cui le corse critiche non vengono eliminate per avere una rete fedele a quanto richiesto. Lo schematico è composto da 3 segnali di ingresso : Reset, permette di portare la rete in uno stato iniziale in cui C=1 e il nastro si muove a velocità normale 01 A e B, sono i sensori ingaggiati per effettuare i controlli di qualità sui prodotti che passano sul nastro E da 3 segnali di uscita: N0 e N1 che sono segnali distinti e non un vettore in questo caso dove N0 è il bit meno significativo e corrisponde a N(1) mentre N1 corrisponde a N(2). Si è scelto di non visualizzare il comportamento dei segnali interni y1, y2, y3 anche se sono disponibili.

La simulazione Behavioral dello schematico è identica alla simulazione Behavioral commentata in precedenza : la rete risulta essere corretta per tutte le configurazioni in ingresso.

Come previsto la simulazione Post-Route comporta dei ritardi nelle commutazioni di segnale a causa dei componenti scelti per realizzare la rete e anche per i tempi fisici. I ritardi sono tutti accettabili in quanto sono tutti inferiori ai 10 ns. Vi sono però alcune anomalie che analizziamo nel dettaglio

1) Viene messo in evidenza che l’uscita N(1) ha un piccolo glich che fa passare la velocità da 01 a 11 per 2 ns. L’impulso spurio però non compromette l’uscita C che procede con il suo valore corretto. Nella realtà non bastano 2 ns per attivare un motore in grado di far accelerare e decelerare un nastro in così poco tempo, quindi è molto probabile che il nastro non acceleri ma continui con la velocità normale 2) Qui la rete oltre ad avere un ritardo (essendo a=0, N(1) dovrebbe valere 0 ma c’è un ritardo comunque accettabile per il corretto funzionamento ) N(1) diventa uguale a 0 per poi rialzarsi a 1 e riabbassarsi definitivamente a 0. Così come succede a C. Il tempo in cui tutto ciò avviene è compreso tra 2/4 ns dunque è molto probabile che il nastro e il braccio non facciano in tempo a commutare il proprio stato.

3) Possiamo concludere che i risultati ottenuti lasciando le corse critiche sono più prossimi alle aspettative del testo rispetto a quelli in cui le corse vengono eliminate e che alcuni impulsi spuri potrebbero non incidere sul complessivo funzionamento della rete. Anche qui si nota la presenza di un impulso spurio che varia il comportamento della rete per un tempo compreso tra 1 ns e i 2 ns. La sua presenza è giustificata dal fatto che non sono state risolte le corse critiche dunque la rete può trovarsi in stati intermedi prima di raggiungere lo stato corrispondente Ciò potrebbe non compromettere il funzionamento reale della rete.

Si riporta il codice integrale dei test per verificare la correttezza della rete

Il seguente codice è identico sia per la versione VHDL che per la versione con Schematico per controllare che entrambe le reti rispondano allo stesso modo agli stimoli