Una rete sequenziale asincrona, dotata di due ingressi X0, X1 e di un’uscita Z, deve stabilire se si verifica prima un fronte di salita di X0 o un fronte.

Slides:



Advertisements
Presentazioni simili
MULTIVIBRATORI BISTABILI
Advertisements

Dalla macchina alla rete
Capitolo 4 Logica sequenziale
SISTEMA DI ACQUISIZIONE E DISTRIBUZIONE DATI
Introduzione ai circuiti elettronici digitali
Cassaforte asincrona SR
Cassaforte asincrona con retroazioni dei FF SR La Cassaforte asincrona è una rete che una volta ricevuti in ingresso le combinazioni , invia un.
Linguaggio C++ Selezione.
3TC – 5/11/2010 Cicli while e do.. While Contatori e Totalizzatori.
I DATI LE ISTRUZIONI LE STRUTTURE FONDAMENTALI
Algebra di Boole.
RICONOSCIMENTO DI SEQUENZE DI EVENTI
Informatica B Allievi Elettrici AA La progettazione per raffinamenti successivi.
Circuiti di memorizzazione elementari: i Flip Flop
Corso di Fondamenti di programmazione a.a.2009/2010
Prof.ssa Chiara Petrioli -- corso di programmazione 1, a.a. 2006/2007 Corso di Programmazione 1 a.a.2006/2007 Prof.ssa Chiara Petrioli Corso di Laurea.
A.S.E.25.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 25 Reti sequenziali sincronizzate complesseReti sequenziali sincronizzate complesse –Macchina.
Dalla macchina alla rete: reti LLC
Prima e Seconda Forma Canonica
Progetto RSS Creazione di una rete per gestire lo spegnimento di macchine in caso di blackout.
Rete Sincrona Una rete sequenziale sincrona, è dotata di un ingresso E, di un segnale di Clock e uno di reset. Ad ogni fronte del Clock, deve essere campionato.
Introduzione.
TIRO AL BERSAGLIO Di Ilaria Bertoletti Progetto Sincrono esame Reti logiche 30/01/13.
1 Premessa In questo progetto sono stati implementati tutti gli esercizi di Complementi di esercizi di Reti logiche. Elenco degli esercizi svolti: 1.Registro.
Una rete sequenziale asincrona è dotata di due
PROGETTO 1 Un lettore di musica digitale è dotato di un sistema per la regolazione del volume composto da tre pulsanti + e – e [] e progettato in modo.
Una macchina sequenziale asincrona ha due ingressi x1, x2 e un'uscita z. Gli ingressi non cambiano mai di valore contemporaneamente. L'uscita assume il.
FlipFlop D Asincrono Il FlipFlop D è una rete sequenziale asincrona che si comporta da memoria. E' caratterizzato, nella versione più semplice, da 2 ingressi.
Cassaforte Asincrona di Mealy
FlipFlop D Asincrono Il FlipFlop D è una rete sequenziale asincrona che si comporta da memoria. E' caratterizzato, nella versione più semplice, da 2 ingressi.
INPUT / OUTPUT. Connessione tra componenti CPU RAM DischiMonitor StampanteTastieraMouse BUS = Interfacce o Controller.
Sistemi Complessi di reti sequenziali Pipeline
Lascensore di un edificio a 2 piani utilizza 2 sensori S0, S1 per determinare la posizione della cabina passeggeri. Il segnale generato da ciascun sensore.
Lascensore di un edificio a 2 piani utilizza 2 sensori S0, S1 per determinare la posizione della cabina passeggeri. Il segnale generato da ciascun sensore.
Progetto VHDL: Esempio 1 Reti Asincrone
Progetto Asincrono Schematico.
Sistema di regolazione del volume Il progetto consiste nella sintesi e nella realizzazione attraverso Xilinx di un sistema per la regolazione del volume,
RETE ASINCRONA Una rete sequenziale asincrona prende in ingresso due segnali X2 e X1 emessi da un telecomando e, in base alle combinazioni successive di.
Diagramma degli stati primitivo (Mealy)
Una rete sequenziale asincrona è dotata di due ingressi X1, X2 e di un’uscita Z. I segnali X2 e X1 non cambiano mai di valore contemporaneamente. Il segnale.
Una rete sequenziale asincrona è dotata di due ingressi X1, X2 e di un’uscita Z. I segnali X2 e X1 non cambiano mai di valore contemporaneamente. Il segnale.
Cassaforte asincrona II assegnamento. Descrizione Il progetto Cassaforte II assegnamento consiste in una codifica diversa delle variabili di stato. Codifica.
Testo dell’esercizio L’ascensore di un edificio a 2 piani utilizza 2 sensori S0, S1 per determinare la posizione della cabina passeggeri. Il segnale generato.
Una rete sequenziale asincrona ha due ingressi C,X e un’uscita Z. I segnali C,X non cambiano mai di valore contemporaneamente. Il segnale C è periodico;
LABVIEW Sommario Che cosa è uno strumento virtuale (VI) creato con LABVIEW Parti di un VI: pannello frontale diagramma a blocchi Confronto tra il principio.
Linguaggio Arduino: Struttura di un programma
controllo supervisore
Circuiti Sequenziali Elementi di memoria Logic combinatoria Inputs
LATCH. Circuiti Sequenziali I circuiti sequenziali sono circuiti in cui lo stato di uscita del sistema dipende non soltanto dallo stato di ingresso presente.
Circuiti di memorizzazione elementari: i Flip Flop
ARCHITETTURA DEI SISTEMI ELETTRONICI
Dalla macchina alla rete: reti LLC. Dalla macchina alla rete Per realizzare una macchina sequenziale è necessario –Codificare gli insiemi I,S,O con variabili.
Architettura degli Elaboratori 1
A.S.E.24.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 24 Reti sequenziali sincronizzate complesseReti sequenziali sincronizzate complesse –Macchina.
A.S.E.18.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 18 Reti sequenzialiReti sequenziali –concetto di memoria –anelli di reazione EsempioEsempio.
Reti Sequenziali Corso di Architetture degli Elaboratori Reti Sequenziali.
Linguaggio C: Le basi Stefano Cagnoni e Monica Mordonini
A.S.E.19.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 19 Contatori Sincroni modulo “2 N ”Contatori Sincroni modulo “2 N ” Contatori sincroni modulo.
A.S.E.26.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 26 Reti sequenziali sincronizzate complesseReti sequenziali sincronizzate complesse EsempioEsempio.
COMPONENTE Il componente 7474 è formato da due Flip Flop D. Pertanto presenta come ingressi: 1PRN/1CLRN e 2PRN/2CLRN, ossia PRESET/CLEAR asincroni.
TEORIA DEGLI AUTOMI Una macchina sequenziale a stati finiti o AUTOMA a stati finiti è un sistema sequenziale che ha un insieme finito di stati interni,
In una macchina automatica vengono utilizzati due segnali binari X1, X2 per verificare la corretta esecuzione di una certa attività su ciascun prodotto.
Conversione Analogico/Digitale Le grandezze fisiche che vogliamo misurare variano con continuità in un dato intervallo ed in funzione del tempo: sono descrivibili.
UNIVERSITÀ DEGLI STUDI DI PERUGIA Dipartimento di Ingegneria Industriale Prof. Francesco Castellani Corso di “Meccanica Applicata B”
Calcolatori Elettronici
Rappresentazione come schematico della seguente rete sequenziale asincrona: Una rete sequenziale asincrona, dotata di due ingressi X0, X1 e di un’uscita.
L’azienda di packaging ‘’Choco-Pack’’ dispone di un macchinario per l'impacchettamento di cioccolatini in scatole da 8 pezzi. Per variare l'offerta sul.
Modelli strutturali reti sequenziali. Il transitorio nelle reti Una rete combinatoria ideale è definita dal mapping Y=f(X) in cui X e Y sono vettori di.
Laboratorio di Architettura Degli Elaboratori1 Macchine a stati finiti – un automa di Mealy generale con 1 bit d’ingresso, 1 di uscita e 2 di stato.
Gestione delle periferiche. Le periferiche sono dispositivi che permettono le operazioni di input/output.
Transcript della presentazione:

Una rete sequenziale asincrona, dotata di due ingressi X0, X1 e di un’uscita Z, deve stabilire se si verifica prima un fronte di salita di X0 o un fronte di salita di X1 a partire dalla configurazione d’ingresso 00. Il risultato di ogni gara tra i due segnali è comunicato sul segnale Z quando si verifica la successiva configurazione di ingresso 00 ed è mantenuto durante tutta la gara successiva; si ha Z = 0, se il vincitore è stato X0, Z = 1, se il vincitore è stato X1. I segnali X0 e X1 non cambiano mai di valore contemporaneamente. La configurazione d’ingresso 11 è impossibile.

Diagramma degli stati Il diagramma degli stati Mealy.

Svolgimento soluzione Il testo chiede esplicitamente che Z sia attivata SOLO dopo che si è tornati alla configurazione X1X2=’00’. Creeremo l’entità P29 che ha un vettore X di grandezza due in input mentre Z come output. Creiamo tre variabili interne al programma. tot_in :un vettore di grandezza due che riferisce all’input X.

stato :un vettore di grandezza 3 che riferisce alle variabili interne del circuito. O : un segnale del programma che faremo puntare all’uscita Z all’inizio del processo “main”. PX: un segnale che riferisce alla X precedente. Ci servirà per fare in modo che solo al cambio di X si entrerà nel nucleo del programma e non durante i cambi dello stato interno.

Il resto del corpo del programma presenta tutte i possibili casi che si possono trovare per questo problema

Test Banch Simulazione fuctional e timing Il nucleo della simulazione è rappresentato nella figura di fianco. Faremo vincere due volte consecutive X1 poi due volte consecutive X2 e infine di nuovo X1.

Simulazione functional X0X1 -> “00” -> “01” -> “00” -> “01” -> “00” -> “10” -> “00” -> “10” -> “00” -> “01” -> “00”

Simulazione post-route Si possono notare i ritardi dettati dalla simulazione.