TIRO AL BERSAGLIO Di Ilaria Bertoletti Progetto Sincrono esame Reti logiche 30/01/13.

Slides:



Advertisements
Presentazioni simili
INGRESSI E USCITE.
Advertisements

MULTIVIBRATORI BISTABILI
Dalla macchina alla rete
Capitolo 4 Logica sequenziale
Espressioni generali e MULTIPLEXER.
Cassaforte asincrona con retroazioni dei FF SR La Cassaforte asincrona è una rete che una volta ricevuti in ingresso le combinazioni , invia un.
Circuiti sequenziali Capitolo 5.
Introduzione ai circuiti sequenziali
LO SPORT DELLE BOCCE A SCUOLA.
Circuiti di memorizzazione elementari: i Flip Flop
CONVERSIONE ANALOGICO-DIGITALE, A/D
INTRODUZIONE AI CONVERTITORI ANALOGICO-DIGITALI (ADC)
ANALOGICO-DIGITALI (ADC) DIGITALE-ANALOGICI (DAC)
Informatica 3 Codifica binaria.
Argomenti complementari Capitolo 9. Clock Skew Se vi sono dei ritardi sulla linea del clock il funzionamento del circuito potrebbe risentirne pesantemente.
PSPICE – Circuiti sequenziali principali
Flip-flop e Registri.
Dalla macchina alla rete: reti LLC
L. Servoli - Corso Fisica dei Dispositivi Elettronici 1 Uno scheduler deve avere implementate almeno le seguenti funzionalità: 1) Inizializzatore: preparazione.
Convertitore A/D e circuito S/H
Prima e Seconda Forma Canonica
Cos’è una sequenza? Una sequenza è una successione finita di valori, dove ogni valore ha una durata prefissata e costante (T). I valori della sequenza.
CRITERI DI VALUTAZIONE
Progetto RSS Creazione di una rete per gestire lo spegnimento di macchine in caso di blackout.
Un magazzino della frutta dispone di una pompa di calore per il mantenimento del clima entro un intervallo di temperatura. Una condizione termica critica.
Progetto Rete Sequenziale Sincrona
Di Ilaria Bertoletti Progetto Asincrono Esame Reti Logiche 30/01/13.
Rete Sincrona Una rete sequenziale sincrona, è dotata di un ingresso E, di un segnale di Clock e uno di reset. Ad ogni fronte del Clock, deve essere campionato.
TIRO AL BERSAGLIO Di Ilaria Bertoletti Progetto Sincrono esame Reti logiche 30/01/13.
1 Premessa In questo progetto sono stati implementati tutti gli esercizi di Complementi di esercizi di Reti logiche. Elenco degli esercizi svolti: 1.Registro.
Una rete sequenziale asincrona è dotata di due
PROGETTO 1 Un lettore di musica digitale è dotato di un sistema per la regolazione del volume composto da tre pulsanti + e – e [] e progettato in modo.
FlipFlop D Asincrono Il FlipFlop D è una rete sequenziale asincrona che si comporta da memoria. E' caratterizzato, nella versione più semplice, da 2 ingressi.
Cassaforte Asincrona di Mealy
FlipFlop D Asincrono Il FlipFlop D è una rete sequenziale asincrona che si comporta da memoria. E' caratterizzato, nella versione più semplice, da 2 ingressi.
Cella Elementare Il FullAdder 8bit è costituito essenzialmente da 8 celle elementari disposte a cascata. Questa organizzazione è dovuta al fatto che la.
Convertitori Analogico-Digitali
I Flip-Flop sono dei particolari Letch, la differenza stà che nel Flip-Flop abbiamo l’impulso di clock. Infatti ad ogni impulso il Flip-Flop cambia il.
1 Esercizio 1 Un router riceve da un collegamento A lungo 10 km a 100 Mb/s e instrada i pacchetti ricevuti, lunghi 1000 bit verso una linea duscita B a.
Federico Batini Item analisi Federico Batini
PREFAZIONE Per poter eseguire il progetto Schematico occorre installare la libreria libreria.cat e i relativi file Sch e Sym presenti nella cartella librerie,
TC 8253 TIMER COUNTER Prof. Marco Solarino.
CARRY LOOKAHEAD ADDER:
Progetto Asincrono Schematico.
Sistema di regolazione del volume Il progetto consiste nella sintesi e nella realizzazione attraverso Xilinx di un sistema per la regolazione del volume,
RETE ASINCRONA Una rete sequenziale asincrona prende in ingresso due segnali X2 e X1 emessi da un telecomando e, in base alle combinazioni successive di.
Esame Orale Di Reti Logiche
Riassunto Rete Vi sono dunque due ingressi (X1,X2) e ununica uscita; X1 e X2 non cambiano mai contemporaneamente Luscita va a 1 se viene rispettata la.
Registro a scorrimento
Facchi Francesco 3° c Tesina per l’esame.
Introduzione Il progetto Cassaforte II assegnamento consiste in una diversa codifica delle variabili di stato. Ci si chiede se questo possa influenzare.
Testo dell’esercizio L’ascensore di un edificio a 2 piani utilizza 2 sensori S0, S1 per determinare la posizione della cabina passeggeri. Il segnale generato.
Università degli Studi di Napoli Parthenope programmazione III.
L’azienda di packaging ‘’Choco-Pack’’ dispone di un macchinario per l'impacchettamento di cioccolatini in scatole da 8 pezzi. Per variare l'offerta sul.
Traformazioni fra Bistabili e Registri
Un magazzino della frutta dispone di una pompa di calore per il mantenimento del clima entro un intervallo di temperatura. Una condizione termica critica.
Analisi e Sintesi di un contatore BCD con Quartus II
ADC – SCHEMA GENERALE I convertitori AD sono disponibili come circuiti integrati in diversi modelli, che differiscono fra loro per prezzo, prestazioni.
Impianto di Avvio Ritardato
DAC A RESISTORI PESATI.
Dalla macchina alla rete: reti LLC. Dalla macchina alla rete Per realizzare una macchina sequenziale è necessario –Codificare gli insiemi I,S,O con variabili.
COMPONENTE Il componente 7474 è formato da due Flip Flop D. Pertanto presenta come ingressi: 1PRN/1CLRN e 2PRN/2CLRN, ossia PRESET/CLEAR asincroni.
Una ditta specializzata in confezionamenti di ananas costruisce una rete logica per ottimizzare la propria produzione. La rete è formata da un nastro trasportatore,
In una macchina automatica vengono utilizzati due segnali binari X1, X2 per verificare la corretta esecuzione di una certa attività su ciascun prodotto.
Calcolatori Elettronici
Rappresentazione come schematico della seguente rete sequenziale asincrona: Una rete sequenziale asincrona, dotata di due ingressi X0, X1 e di un’uscita.
L’azienda di packaging ‘’Choco-Pack’’ dispone di un macchinario per l'impacchettamento di cioccolatini in scatole da 8 pezzi. Per variare l'offerta sul.
Integrali definiti I parte
ELETTRONICA DIGITALE – circuiti sequenziali
Aprile 2015Architettura degli Elaboratori - Mod. B - 2. Macchina di Mano1 Logica di controllo “hardwired”
Transcript della presentazione:

TIRO AL BERSAGLIO Di Ilaria Bertoletti Progetto Sincrono esame Reti logiche 30/01/13

D ESCRIZIONE DEL PROBLEMA Si vuole realizzare una rete per un gioco di tiro al bersaglio durante una festa per bambini. Il bambino vincerà un premio ogni volta che riesce a totalizzare almeno 5 punti. Il gioco funziona nel seguente modo : Il bersaglio è popolato da due sensori A e B progettati in modo tale che le loro configurazioni dividano larea del bersaglio in varie zone a cui attribuire un punteggio nel seguente modo: per la configurazione 00 non viene colpito il bersaglio, dunque vengono totalizzati 0 punti. Se la freccetta colpisce il bersaglio e i sensori segnano la configurazione 01 il bambino guadagna 1 punto, se invece i sensori hanno valore 10 il bambino guadagna 2 punti, mentre se viene colpito il centro del bersaglio dove i sensori hanno configurazione 11 il bambino guadagna 5 punti. Le configurazioni previste durano un intervallo di clock. Quando il contatore segna almeno 5 punti luscita della rete P, sale a 1 ed illumina un led per indicare che il bambino ha diritto al premio. Tale uscita rimane alta per 3 periodi di clock dove sicuramente il gioco sarà interrotto(A=0 e B=0). Ogni volta che vengono superati i 5 punti e passati i 3 periodi di clock la rete si resetta per ricominciare il gioco e luscita torna a 0 spegnendo il led.

SCHEMATICO È stato interamente realizzato con un approccio di tipo diretto: Full-Adder a 4 bit necessario per sommare i punti totalizzati Registro necessario per accumulare i punti realizzati Dopo aver raggiunto il punteggio minimo devo attivare il led. Il punteggio è compreso tra un minimo di 5 e un massimo di 9 quindi uso un decoder a 4 bit. Contatore a 2 bit che mantiene per 3 periodi di clock luscita. Funge da reset per il registro daccumulo quando il decoder=1 e nello stesso tempo abilita il contatore per mantenere luscita Decoder 2-4 utile per laccumulo

S IMULAZIONE BEHAVIORAL Centro il bersaglio al primo colpo quindi raggiungo subito i 5 punti e P=1 e rimane accesa per 3 impulsi di clock successivi. Reset asincrono Combinazione di punteggi =8 quindi P=1 al primo fronte positivo di clock dopo aver raggiunto il punteggio minimo Il punteggio totale si ferma a 3 perché si è smesso di giocare e P=0 finché non riprende il gioco con un punteggio utile. Viene inoltre rispettata la clausola secondo la quale mentre il led è acceso (P=1) nei 3 periodi di clock il gioco è fermo, quindi A=0 e B=0. Possiamo concludere che la rete si comporta esattamente come atteso ns

S IMULAZIONE POST - ROUTE Il risultato è accettabile e il ritardo è di 7,500 ns rispetto alla simulazione Behavioral Dettaglio della simulazione Behavioral Anche questo risultato è accettabile nonostante il ritardo

TEST BENCH Viene riportato qui di seguito il codice integrale usato per testare il corretto funzionamento della rete Si è optato di utilizzare una costante di tempo per poterla comodamente utilizzare in seguito rendendo il codice più scorrevole

Indispensabile per rispettare la consegna del testo in cui si imponeva che le configurazioni dingresso durassero un intervallo di clock