Microfono digitale in banda audio per telefonia cellulare Tesi di laurea di Andrea Barbieri

Descrizione dell’architettura Preamplificatore e anti-alias Introduzione Descrizione dell’architettura Preamplificatore e anti-alias Buffer di ingresso Modulatore SD Circuiti di servizio Prestazioni Complessive Conclusioni

Introduzione Unico package contenente: Sezione del package microfonico Membrana Air-Gap Unico package contenente: Trasduttore acustico-elettrico (MIC) Preamplificatore e convertitore A/D su circuito integrato Elettrete I.C. VDD Data-Out Clock GND

Introduzione Microfono tradizionale a J-FET Limiti: VBIAS kW Limiti: Non-linearità del J-FET Basso guadagno Elevato consumo di corrente Necessità di una rete esterna a componenti discreti che massimizzi la reiezione ai disturbi CA Signal/Bias Package Vout J-FET MIC GND

Rete esterna di polarizza-zione, EMI rejection e Introduzione MICN MICP OUTN OUTP CA CODEC L’utilizzo di una rete ester-na a componenti discreti implica sia un aumento dei costi di realizzazione e delle dimensioni della board sia un degrado delle prestazioni in banda audio. MICROFONO A J-FET REF Gain Anti-alias A/D Converter Voice-Codec ANALOG ASIC DSP 0100100101 VBIAS Architettura tradizionale Rete esterna di polarizza-zione, EMI rejection e ac-coupling

Introduzione DSP Microfono di nuova concezione Vantaggi: Maggiore miniaturizzazione Elevata robustezza verso le interferenze Prestazioni di qualità audio (rumore, distorsione) Basso consumo Basso costo 1011000101011 A/D DIGITAL MIC DSP Clock

Introduzione Specifiche di progetto Parametro Min. Typ. Max. VDD 1.7 V Temperatura -30 °C (5 °C) 27 °C 90 °C (50 °C) Clock 1 MHz 2.4 MHz 3.25 MHz Acoustic Overload Point (-6 dBFS) 114 dBSPL SNR (A-weighting at 1kHz, 94 dBSPL) 60 dB THD (at 1 kHz, 114 dBSPL) 1% PSRR (measured with 217 Hz square wave and broad band noise, both 100 mVPP) 70 dB Consumo di corrente 1 mA Guadagno assoluto -1 dB +1 dB

Descrizione dell’architettura Preamplificatore e anti-alias Introduzione Descrizione dell’architettura Preamplificatore e anti-alias Buffer di ingresso Modulatore SD Circuiti di servizio Prestazioni Complessive Conclusioni

Descrizione dell’architettura Current and Voltage generators SD Modulator MIC. Buffer Gain Anti alias VDD Clock Data-Out GND

Descrizione dell’architettura Preamplificatore e anti-alias Introduzione Descrizione dell’architettura Preamplificatore e anti-alias Buffer di ingresso Modulatore SD Circuiti di servizio Prestazioni Complessive Conclusioni

Preamplificatore e anti-alias Proprietà: Guadagno selezionabile tra 0 dB e 20 dB a passi discreti Filtro anti-alias del primo ordine Amplificatore operazionale ad elevato guadagno, basso rumore (pochi mV) e basso offset (pochi mV) Struttura fully-differential per massimizzare il PSRR

Preamplificatore e anti-alias 1° Stadio 2° Stadio 3° Stadio

Preamplificatore e anti-alias Effetto della compensazione nested-Miller

Preamplificatore e anti-alias Common Mode Feedback

Descrizione dell’architettura Preamplificatore e anti-alias Introduzione Descrizione dell’architettura Preamplificatore e anti-alias Buffer di ingresso Modulatore SD Circuiti di servizio Prestazioni Complessive Conclusioni

Buffer di ingresso Proprietà: “Shifter” di tensione: trasla il segnale di ingresso ad un livello intermedio tra VDD e GND (circa 0.8 V) Basso rumore (≈ 1 mV) Bassa capacità di ingresso (< 1 pF) Bassa impedenza di uscita (≈ 1 kW) Basso offset (≈ 2 mV)

Stadio di buffering, preamplificazione e filtraggio Prestazioni Proprietà Typ. Rumore in uscita (A-Weight) 7.8 mV (Gain = 0 dB) 33 mV (Gain = 20 dB) Offset di ingresso (4s) 2.2 mV THD (at 1 kHz, 0.5 VP) < 0.1% Capacità di ingresso 220 fF Frequenza di taglio del filtro (vedi Figura) 40 kHz (Gain = 20 dB) 78 kHz (Gain = 0 dB) PSRR » 70 dB Consumo di corrente 230 mA

Descrizione dell’architettura Preamplificatore e anti-alias Introduzione Descrizione dell’architettura Preamplificatore e anti-alias Buffer di ingresso Modulatore SD Circuiti di servizio Prestazioni Complessive Conclusioni

Modulatore SD Caratteristiche 4° ordine Single loop Uscita digitale a 1 bit Clock 2.4 MHz ÷ 3.5 MHz Architettura Switched-Capacitor Struttura fully-differential H(z) Loop Filter Comparatore

Metodologia di progetto Modulatore SD Metodologia di progetto Modello lineare Stabilità di un modulatore SD di ordine > 2: Il guadagno ad alta frequenza di NS(z) deve essere costante e di circa 3 dB Il primo valore della risposta all’impulso di NS(z) deve essere 1 Q(z) Quantization Noise X(z) H(z) Loop Filter Y(z)

Modulatore SD Noise Transfer Function NS(z): filtro passa alto di tipo Butterworth caratterizzato da una frequenza di taglio pari a 0.045 x fs (fs = frequenza di campionamento) Nota la funzione ottimale NS(z), si ricava H(z):

Modulatore SD Modellizzazione MATLAB

Realizzazione SC dei blocchi di integrazione Modulatore SD Realizzazione SC dei blocchi di integrazione IN c1 OUT DACOUT

Modulatore SD

Modulatore SD Condizioni di instabilità: Tensione in uscita agli integratori (differenziale) > 1 V Tensione in ingresso al modulatore (differenziale) > 0.65 V Soluzioni adottate: Circuito di ripristino della stabilità: rileva il verificarsi dell’instabilità e tramite un segnale di reset scarica le capacità di integrazione del modulatore SD Limitatore di tensione: limita la tensione di uscita del preamplificatore a ±0.6 V

Modulatore SD Prestazioni Parametro Valore (Typ.) Rumore di quantizzazione -96 dBFS Rumore elettrico (A-weight) 20 mV SNR max. (A-weight) 84 dB THD < 0.1% PSRR » 70 dB Consumo 370 mA

Descrizione dell’architettura Preamplificatore e anti-alias Introduzione Descrizione dell’architettura Preamplificatore e anti-alias Buffer di ingresso Modulatore SD Circuiti di servizio Prestazioni Complessive Conclusioni

Generatore della corrente di riferimento Circuiti di servizio Generatore della corrente di riferimento

Circuiti di servizio Band-gap e riferimenti di tensione VBE: coefficiente di temperatura negativo VT: coefficiente di temperatura positivo

Circuiti di servizio VREF Buffer

Descrizione dell’architettura Preamplificatore e anti-alias Introduzione Descrizione dell’architettura Preamplificatore e anti-alias Buffer di ingresso Modulatore SD Circuiti di servizio Prestazioni Complessive Conclusioni

Prestazioni complessive Schema circuitale complessivo

Prestazioni complessive (simulazioni) Parametro Specifiche Risultati VDD 1.7 V ÷ 2.86V Temperatura -30 °C ÷ 90 °C (5 °C) ÷ (50 °C) Clock 2.4 MHz ÷ 3.25 MHz Acoustic Overload Point (-6 dBFS) 114 dBSPL SNR (A-weighting at 1kHz, 94 dBSPL) 60 dB 60 dB ÷ 64 dB THD (at 1 kHz, 114 dBSPL) 1% < 1% PSRR (measured with 217 Hz square wave and broad band noise, both 100 mVPP) 70 dB > 70 dB Consumo di corrente 1 mA 950 mA Guadagno assoluto ±1 dB ± 0.5 dB

Prestazioni complessive (simulazioni)

Prestazioni complessive (simulazioni) Rumore [20 Hz ÷ 20 kHz] = 37 mV = -85.6 dBFS (A-weight)

Descrizione dell’architettura Preamplificatore e anti-alias Introduzione Descrizione dell’architettura Preamplificatore e anti-alias Buffer di ingresso Modulatore SD Circuiti di servizio Prestazioni Complessive Conclusioni

Conclusioni Studio e progetto di una struttura di interfaccia di nuova concezione per microfoni ad elettrete Integrazione di un sistema di preamplificazione e di conversione analogico/digitale all’interno del package microfonico Miglioramento delle qualità audio (distorsione e rapporto Segnale/Rumore) e riduzione dei consumi e delle dimensioni Compatibilità con i più comuni microfoni ad elettrete e adattabilità con i microfoni a silicio

Considerazioni aggiuntive Adattabilità al microfono a silicio GND VDD CLOCK DATA-OUT I.C. MICROFONO DIGITALE Permette di escludere il blocco di preamplificazione Ridistribuzione ottimale del rumore dei rimanenti blocchi analogici con conseguente riduzione del consumo di corrente Elevata sensibilità

Considerazioni aggiuntive Distorsione introdotta dai diodi di protezione Diodi di protezione Buffer di ingresso

Modulatore SD SC Amplifier