La presentazione è in caricamento. Aspetta per favore

La presentazione è in caricamento. Aspetta per favore

Politecnico di Milano Sistemi Dedicati Multiprocessore: Sincronizzazione Hardware Tramite Semafori Relatore: Prof. Fabrizio FERRANDI Correlatore: Ing.

Presentazioni simili


Presentazione sul tema: "Politecnico di Milano Sistemi Dedicati Multiprocessore: Sincronizzazione Hardware Tramite Semafori Relatore: Prof. Fabrizio FERRANDI Correlatore: Ing."— Transcript della presentazione:

1 Politecnico di Milano Sistemi Dedicati Multiprocessore: Sincronizzazione Hardware Tramite Semafori Relatore: Prof. Fabrizio FERRANDI Correlatore: Ing. Marco D. SANTAMBROGIO Tesi di Laurea di: Alessandro MELE Francesca MALCOTTI A.A. 2003/2004

2 Luglio 2004 Francesca Malcotti - Alessandro Mele2 Sommario Obiettivi Introduzione alla tecnologia delle FPGA Metodologia proposta Implementazione della metodologia Conclusioni e sviluppi futuri

3 Luglio 2004 Francesca Malcotti - Alessandro Mele3 Sviluppo di una metodologia per la definizione ed implementazione di un IP core che realizzi le funzionalità di un motore di gestione della concorrenza hardware tramite semafori Integrazione dellIP core allinterno di una architettura multiprocessore Obiettivi processore 1 processore 2 processore 3 processore n ……. bus risorsa condivisa

4 Luglio 2004 Francesca Malcotti - Alessandro Mele4 FPGA - Introduzione FPGA: Field Programmable Gate Arrays Rappresentano una particolare tipologia di dispositivi programmabili Logica programmabile per: Maggiore specializzazione Supporto per implementare funzionalità del sistema Riusabilità di una particolare configurazione per diverse applicazioni Riduzione dei costi e dei tempi di progettazione Riconfigurabilità

5 Luglio 2004 Francesca Malcotti - Alessandro Mele5 Metodologia – Come procedere studio della specifica dellinterfaccia Open Core

6 Luglio 2004 Francesca Malcotti - Alessandro Mele6 Metodologia – Risorsa Condivisa Risorsa condivisa: Memoria dati semplificazione di un sistema multiprocessore a memoria centralizzata Garantire la mutua esclusione processore 1 processore 2 processore 3 processore n ……. bus memoria condivisa gestore della concorrenza

7 Luglio 2004 Francesca Malcotti - Alessandro Mele7 Metodologia - Interrupt Meccanismo fondamentale per la gestione della concorrenza in una architettura multiprocessore processore richiede risorsa risorsa disponibile ? il gestore della concorrenza segnala il lock sulla risorsa tramite interrupt processore attende la disponibilità sino gestore della concorrenza utilizzo e successivo unlock della risorsa

8 Luglio 2004 Francesca Malcotti - Alessandro Mele8 Metodologia – Device Driver Elemento fondamentale per la gestione dellIP core lato software Interfaccia la descrizione hardware (VHDL) del componente con lapplicazione che lo utilizza Applicazione utente Device Driver IP Core (hardware)

9 Luglio 2004 Francesca Malcotti - Alessandro Mele9 Implementazione - Tools Sviluppo e supporto ad alto livello per la progettazione di sistemi dedicati Embedded Developement Kit, EDK (versione 6.2i) Supporto per la simulazione comportamentale di un componente data la sua specifica in un linguaggio di descrizione dellhardware Modelsim XE II (versione 5.7c)

10 Luglio 2004 Francesca Malcotti - Alessandro Mele10 Implementazione – Sistema (1)

11 Luglio 2004 Francesca Malcotti - Alessandro Mele11 Implementazione – Sistema (2) Microblaze Porta dati Porta istruzioni Opb_gpio Opb_uartlite Bram_block Memoria dati condivisa Modulo DCM regolazione frequenza in ingresso

12 Luglio 2004 Francesca Malcotti - Alessandro Mele12 Implementazione – Caso di Studio Obiettivi Apprendere come implementare ed integrare correttamente nel sistema un IP core dedicato Comprendere e verificare alcune funzionalità di base (gestione interrupt, creazione driver) necessarie, secondo la metodologia proposta, per lo sviluppo di un gestore della concorrenza hardware

13 Luglio 2004 Francesca Malcotti - Alessandro Mele13 Implementazione - Interrupt Gestione degli interrupt con EDK Caso 1 Un solo IP core che solleva un solo interrupt alla volta Caso 2 Un solo IP core che può sollevare più interrupt Più IP core concorrenti interrupt controller ad ogni IP core è associata una ISR (funzione di int_handler)

14 Luglio 2004 Francesca Malcotti - Alessandro Mele14 Implementazione – Device Driver

15 Luglio 2004 Francesca Malcotti - Alessandro Mele15 Implementazione – Memoria

16 Luglio 2004 Francesca Malcotti - Alessandro Mele16 Conclusioni e Sviluppi Futuri

17 Luglio 2004 Francesca Malcotti - Alessandro Mele17 FINE PRESENTAZIONE


Scaricare ppt "Politecnico di Milano Sistemi Dedicati Multiprocessore: Sincronizzazione Hardware Tramite Semafori Relatore: Prof. Fabrizio FERRANDI Correlatore: Ing."

Presentazioni simili


Annunci Google