La presentazione è in caricamento. Aspetta per favore

La presentazione è in caricamento. Aspetta per favore

Virtual CPU - Eniac Dr.ssa Veronica Marchetti Università degli Studi di Roma Tor Vergata.

Presentazioni simili


Presentazione sul tema: "Virtual CPU - Eniac Dr.ssa Veronica Marchetti Università degli Studi di Roma Tor Vergata."— Transcript della presentazione:

1 Virtual CPU - Eniac Dr.ssa Veronica Marchetti Università degli Studi di Roma Tor Vergata

2 rev 12 Overview Capire perché è utile imparare a programmare a basso livello; i concetti base a monte della programmazione utilizzando la CPU virtuale Eniac; Conoscere la struttura (lo schema circuitale) della CPU virtuale Eniac che adotteremo per programmare; Acquisire il set di istruzioni disponibile; Comprendere il funzionamento di piccoli programmi esistenti; Imparare a programmare, a basso livello, applicativi di piccola entità.

3 rev 13 Capire perché è utile imparare a programmare a basso livello

4 rev 14 Capire l'importanza della programmazione a basso livello Contro Assenza quasi totale della gestione dei tipi di dato nei compilatori: è infatti il programmatore che si deve far carico del corretto utilizzo dei tipi; Portabilità ridotta rispetto ai linguaggi più moderni; Difficoltà nel comprendere programmi già scritti; Difficoltà anche nello scrivere programmi. Non è più utilizzato dalla maggior parte delle aziende che sviluppano software.

5 rev 15 Capire l'importanza della programmazione a basso livello Pro Si percepisce come effettivamente si riescono a far svolgere delle attività ad un calcolatore; Si percepisce come effettivamente si riescono a far svolgere delle attività ad un calcolatore; Si ha la giusta percezione di cosa può e cosa non può fare un calcolatore; Si ha la giusta percezione di cosa può e cosa non può fare un calcolatore; Si possono ottimizzare particolari routine di un applicativo, specialmente se scritto in C o in C++; Fornisce la possibilità di intuire e ricostruire il codice sorgente a monte di un eseguibile preesistente (Reverse Engineering).

6 rev 16 Conoscere la struttura (lo schema circuitale) della CPU virtuale Eniac che adotteremo per programmare

7 rev 17 Un po' di terminologia Emulatore: è un software che ricrea l'hardware di un sistema, solitamente differente da quello di cui si dispone, permettendo di far eseguire programmi di vario genere come se fossero eseguiti nell'hardware emulato. Simulatore: è un software che imita l'hardware di un sistema. La differenza tra i due concetti risiede nel fatto che mentre il primo ha come obiettivo primario il funzionamento del software, per il secondo tale obiettivo è secondario: l'attenzione è infatti principalmente rivolta alla rappresentazione degli aspetti architetturali e funzionali dell'hardware emulato.

8 rev 18 Un po' di terminologia Assembly: (definizione tratta dal sito di Wikipedia) è il linguaggio di programmazione più vicino al linguaggio macchina vero e proprio. Infatti, esiste una corrispondenza pressoché biunivoca tra gli mnemonici del linguaggio assembly ed i corrispondenti codici macchina corrispondenti ai bitfields (campi di bit) che compongono le istruzioni direttamente eseguibili dal dispositivo elettronico (in genere una CPU) che si sta programmando.

9 rev 19 Un po' di terminologia Assembler: (definizione tratta dal sito di Wikipedia) è un programma compilatore che si occupa di tradurre in linguaggio macchina (ossia una serie di bit 0 e 1 che costituiscono l'unico modo per comunicare con dispositivi elettronici), una serie di comandi scritti in linguaggio Assembly. Oltre a questo compito base, un Assembler si occupa spesso di ausiliare il programmatore, ad esempio consentendo l'utilizzo nel codice sorgente del programma di nomi mnemonici al posto di indirizzi esadecimali che costituiscono l'esatta collocazione di una variabile o di una porzione di programma nella memoria centrale del computer.

10 rev 110 Conoscere gli strumenti Durante queste lezioni prenderemo in considerazione un emulatore di una CPU virtuale progettata e realizzata dal Dott. Mauro Codella e Dott. Dario Dussoni ; Lemulatore preso in considerazione è Eniac Attualmente il software è reperibile alla seguente URL : Sun Java Development Kit ver. 1.6

11 rev 111 E.N.I.A.C., è l'acronimo di Electronic Numerical Integrator And Computer, il primo computer elettronico della storia (1946). Nel 2006 si è celebrato il 60° anniversario, non solo di ENIAC ma della storia della intera programmazione; Poiché tale emulatore è stato realizzato proprio nel 2006 gli è stato dato questo nome come tributo. Conoscere gli strumenti

12 rev 112 Lo scopo dellemulatore è quello di rendere possibile sia lesecuzione di programmi, che di rendere comprensibile tutto ciò che accade allinterno di un calcolatore. Esso mette a disposizione uninterfaccia grafica semplice e funzionale, che permetta di gestire agevolmente tutte quelle risorse coinvolte nellesecuzione di un programma,quali memoria, porte, registri, flags, ma non solo: la GUI di ENIAC è stata pensata mirandola, in modo particolare, a scopo didattico Conoscere gli strumenti

13 rev 113 Dispone di un editor di testo sensibile alla sintassi dellassembly, per gestire tutte le celle di memoria, le porte, i registri, i flags. E inoltre contemplato un campo per visualizzare eventuali errori. Conoscere gli strumenti

14 rev 114 Il perché della scelta Perché utilizzare un emulatore e non un assembler? L'emulatore permette di analizzare le componenti salienti della CPU in modalità real-time: durante l'esecuzione delle istruzioni sono infatti visibili immediatamente le modifiche ai registri e ai flag; Possiamo eseguire il nostro codice su un qualunque calcolatore in grado di eseguire l'emulatore; Non vi è la necessità di ricompilare il programma ad ogni minima modifica al codice; I vantaggi offerti dallassembler (velocità ed ottimizzazione del codice) non sono pertinenti allo scopo di queste lezioni.

15 rev 115 Acquisire i concetti base a monte della programmazione assembly

16 rev 116 Rappresentazione in base 2 di un numero in base 10 Vogliamo richiamare qui l'algoritmo per la rappresentazione in base 2 di un numero in base 10; Algoritmo di conversione: scegliamo il numero in base 10 da convertire; memorizziamo il numero in una variabile che chiameremo x; dividiamolo il valore in x per 2; riponiamo il resto della divisione in una pila P; se il risultato della divisione è uguale a 0 allora salta al passo VIII, altrimenti procedi con il passo successivo; riponiamo il risultato della divisione in x; ritorniamo al passo III; fine: nella pila troviamo il numero convertito in binario, con la cifra più significativa (MSB) sulla cima.

17 rev 117 Rappresentazione in base 16 di un numero in base 10 Vogliamo richiamare qui l'algoritmo per la rappresentazione in base 16 di un numero in base 10; Algoritmo di conversione: scegliamo il numero in base 10 da convertire; memorizziamo il numero in una variabile che chiameremo x; dividiamolo il valore in x per 16; riponiamo il resto della divisione in una pila P; se il risultato della divisione è uguale a 0 allora salta al passo VIII, altrimenti procedi con il passo successivo; riponiamo il risultato della divisione in x; (*) ritorniamo al passo III; fine: nella pila troviamo il numero convertito in esadecimale, con la cifra più significativa sulla cima.

18 rev 118 Rappresentazione in base 16 di un numero in base 10 (*) incontriamo un problema: sapendo che, in generale, il resto di una divisione per d è pari ad un r nell'intervallo chiuso [0, d-1], come ci comportiamo quando dividiamo per 16? Il resto in questo caso è nell'intervallo [0, 15], ma nella pila p siamo costretti ad inserire una sola cifra... cosa fare?

19 rev 119 Rappresentazione in base 16 di un numero in base 10 (*)... semplicemente associamo ai valori 10, 11, 12, 13, 14 e 15 dei simboli univoci che li rappresentano. In particolare si prende A per rappresentare 10, B per 11, C per 12, D per 13, E per 14 ed F per 15.

20 rev 120 Tabella riassuntiva delle cifre esadecimali

21 rev 121 Rappresentazione in base 16 di un numero in base 10

22 rev 122 Conversioni da base 2, base 16 a base 10 Da base 2 a base 10: Da base 16 a base 10:

23 rev 123 Notiamo una certa caratteristica nella rappresentazione in base 16 Dalla tabella riassuntiva delle cifre esadecimali si vede chiaramente che esiste una corrispondenza biunivoca tra codici binari a 4 bit e le cifre della rappresentazione esadecimale; Questo è il motivo chiave che ha spinto ad adottare la rappresentazione in base 16: permette infatti di rappresentare in forma compatta e facilmente leggibile i numeri binari di grande dimensione; Convertire un numero binario in uno esadecimale e viceversa è un'operazione banale. Infatti:

24 rev 124 Convenzioni Per indicare un numero in base 10, ad esempio x, si utilizzerà (x) 10, o più semplicemente x; Per indicare un numero in base 16, si utilizzerà la sintassi (x) 16, o più semplicemente xh; Per indicare un numero in base 2, si utilizzerà la sintassi (x) 2, o più semplicemente xb; Sia x un carattere: di seguito si intenderà con 'x' il codice numerico associato alla codifica di x.

25 rev 125 Concludendo: perché tre basi diverse? Le ragioni che hanno spinto i programmatori a basso livello ad adottare tre basi diverse per indicare un numero sono le seguenti: La base 10 permette di rappresentare i numeri nella forma che meglio conosciamo: sin dagli albori dell'umanità l'uomo ha contato utilizzando le dieci dita; La base 2 permette di rappresentare i numeri nella forma canonica dei calcolatori: è particolarmente utile quando si vuole specificare una particolare sequenza di cifre binarie; Spesso, le cifre binarie che si vogliono rappresentare sono molto lunghe: l'utilizzo della base 16 permette di rendere quattro volte più compatta la loro rappresentazione.

26 rev 126 Ecco come ENIAC ci assiste in task di conversione di base In ENIAC disponiamo di un Sottomenu Address Format. Permette di cambiare le modalità di visualizzazione dei dati presenti allinterno delle risorse di ENIAC.

27 rev 127 Come è fatto il nostro calcolatore

28 rev 128 Un po' di terminologia

29 rev 129 Struttura della vCPU ENIAC a 24 bit OpCode

30 rev 130 Visione dinsieme MBR, MAR, PBR, PAR, sono registri che rappresentano i punti di contatto tra la CPU e le risorse esterne. MBR, MAR : memorizzano il dato in transito da o verso la memoria (MBR) e contengono lindirizzo della cella in questione (MAR); PBR, PAR : memorizzano il dato in transito da o verso le porte (PBR) e contengono il numero di porta alla quale ci si riferisce (PAR); Control Unit : decodifica listruzione ed esegue loperazione associata ad essa. ALU (Arithmetic and Logic Unit) : permette di effettuare operazioni logiche e matematiche. Può effettuare 10 operazioni differenti Le componenti comunicano mediante connessioni dirette e NON mediante bus.

31 rev 131 Visione dinsieme AX, laccumulatore; BX, CX, DX, registri general purpose; PSW (Processor Status Word) : il registro dei flags; PC (il Program Counter) : contiene lindirizzo della cella contenente listruzione successiva da eseguire (non utilizzabile direttamente dal programmatore ). IR ( il Registro delle Istruzioni) : contiene listruzione appena prelevata dalla memoria (non utilizzabile direttamente dal programmatore). Ognuno di questi registri ha per semplicità la dimensione di una cella di memoria (24 bit).

32 Flags I flag, cioè i bit del registro PSW, sono essenziali per prendere decisioni in merito allesito delle istruzioni eseguite precedentemente, per poter cambiare il flusso del programma. Il valore dei flag dopo una computazione rappresentano una parte dello stato finale in cui è arrivata la ALU. I flag si distinguono in semplici e complessi. I flag semplici sono così chiamati in quanto il meccanismo che ne calcola il valore prescinde dal tipo di operazione effettuata. I flag complessi, invece, vengono calcolati con meccanismi che oltre al risultato si basano anche sulloperazione effettuata. I bit b22b21 codificano la categoria

33 Memoria Le celle di memoria hanno una dimensione pari a quella del formato di istruzioni adottato (24 bit). Le celle sono associate univocamente a dei valori numerici contigui, crescenti a partire da zero, chiamati indirizzi. La memoria contiene 2 12 celle, poiché abbiamo adottato la codifica del complemento a 2 per rappresentare gli interi e nel formato delle istruzioni abbiamo assegnato 13 bit allargomento per contenere lindirizzo.

34 Formato dellistruzione Fissato a 24 bit. 8 bit dedicati al codice operativo (b 23 …b 16 ). 3 bit per il tipo dellargomento (b 15 …b 13 ). 13 per largomento (b 12 …b 0 ).

35 Tipologia di argomenti Largomento di una istruzione può essere di vari tipi: ad esempio: Indirizzo della cella di memoria contenente loperando necessario allistruzione; Loperando, direttamente fruibile dallistruzione. Il codice del registro contenente loperando. Altro ancora… Il tipo viene determinato dal valore dei bit b 15 …b 13 Alcune istruzioni gestiscono argomenti di diversi tipi, mentre altre ancora usano sempre la stesso. Questa differenza divide le istruzioni in due classi: Istruzioni che usano argomenti di diverso tipo. Istruzioni che usano un argomento sempre dello stesso tipo.

36 Classi di istruzioni La differenza tra le due categorie viene formalizzata per mezzo della specifica di due classi di istruzioni: la classe e la classe. Le due classi si distinguono per mezzo dellMSB dellistruzione: il bit b 23. Nella classe i bit b 15 …b 13 sono sempre assegnati a zero in quanto inutilizzati. La tipologia dellargomento è insita nel codice operativo.

37 rev 137 I Flag Bit del registro PSW. Utilizzati per prendere decisioni in base allesito di istruzioni precedenti, così da poter cambiare il flusso del programma Sono la rappresentazione di una parte dello stato finale a cui è arrivata lALU nelleffettuazione dellultima operazione

38 rev 138 I Flag Semplici - il meccanismo che ne determina il valore dipende solo dallo stato finale dellALU, NON da quale operazione è stata effettuata Complessi - vengono configurati anche in base a criteri legati alle operazioni in particolare le operazioni coinvolte sono quelle di addizione e sottrazione. (Vedremo successivamente la loro interpretazione a livello aritmetico)

39 rev 139 I Flag Flag semplici SI = 1 se lultima operazione ha generato un risultato in cui il bit più significativo = 1, 0 altrimenti; ZE = 1 se il risultato dellultima operazione è zero, 0 altrimenti; EV = 1 se la somma dei bit a 1 del risultato dellultima operazione è pari (even) – Attenzione! non implica che il risultato sia pari!, 0 altrimenti.

40 rev 140 La ALU e le sue funzionalità Operazioni possibili: somma, sottrazione, divisione, moltiplicazione, negazione, modulo, and, or, or esclusivo (xor) e not. Ha quattro ingressi Due di dati Uno di controllo Uno per il clock

41 rev 141 Ingressi OpCode

42 rev 142 La ALU e le sue funzionalità scelta progettuale il secondo operando e il segnale di controllo sono specificati nellistruzione il primo operando è sempre AX. Luscita va sempre in AX ma, nel caso specifico della moltiplicazione, è distribuita in BX e AX. Insieme al risultato escono anche i valori che configurano i flag nel registro PSW. il segnale di controllo specifica loperazione da eseguire I due operandi in ingresso hanno tanti bit quanti una parola di memoria, Il risultato può essere della dimensione o di una parola o di due parole di memoria

43 rev 143 Comprendere la struttura della ALU di vCPU Descrizione incrementale (comprensione graduale) Gli elementi : Adder, implementato per mezzo di un Full Adder, in grado di effettuare delle addizioni Gli operandi delloperazione vengono inizialmente memorizzati nei registri interni alla ALU, B0 e B1 (memorizzano rispettivamente il valore di AX e loperando specificato nellistruzione) La presenza di un circuito di complementazione a 2, indicato nella figura come Complementor, permette inoltre di eseguire le sottrazioni.

44 rev 144 Comprendere la struttura della ALU di vCPU Il modulo Governor : decodifica lopcode in input attiva la circuiteria per effettuare loperazione richiesta. Infatti quando lopcode identifica una sottrazione, il Governor attiva il Complementor che trasforma il secondo operando nel suo complemento a 2 e rende così possibile effettuare la sottrazione dal primo operando mediante lAdder. (3) - (5) (3) + (compl a 2 di 5) ovvero (0011) 2 + (1011) 2

45 rev 145 Comprendere la struttura della ALU di vCPU Risultato viene memorizzato nel registro R0 da dove vengono prelevati i valori necessari per il calcolo dei flag semplici Flag semplici dell Adder SI coincide con il bit più significativo in R0 (segno) ZE con lAND di tutti i bit in R0 negati EV con lo XOR negato di tutti i bit in R0. Flag complessi dellAdder CA = 1 se il bit di riporto dellAdder vale 1 nellultima operazione, 0 altrimenti. OV = 1 se lultima operazione ha generato un risultato il cui bit più significativo differisce da entrambi i bit più significativi degli operandi, 0 altrimenti; Il registro R0 e inoltre connesso ad AX.

46 rev 146 Una semplice ALU in grado di effettuare somme e sottrazioni

47 rev 147 ALU somme sottrazioni e moltiplicazioni Successivo livello di complessità: aggiunta di un modulo in grado di effettuare le operazioni di moltiplicazione: il Multiplier introduzione di due de-multiplexer, guidati dal Governor, in grado di indirizzare gli operandi verso il modulo dinteresse (Adder o Multiplier). La natura delloperazione di moltiplicazione comporta lintroduzione di un secondo registro per la memorizzazione del risultato: il registro R1. il Multiplier memorizza la parte meno significativa del risultato in R0 e la piu significativa in R1

48 rev 148 Una semplice ALU in grado di effettuare somme e sottrazioni e moltiplicazioni

49 rev 149 ALU somme sottrazioni e moltiplicazioni Conseguentemente allintroduzione del nuovo registro, la logica per il calcolo dei flag semplici cambia. Per ZE ed EV vengono considerati anche i bit in R1 Per SI viene utilizzato un de-multiplexer, pilotato dal Governor, in grado di selezionare il bit più significativo che definirà valore del flag. In particolare se loperazione da effettuare è una moltiplicazione, verrà utilizzato il bit più significativo in R1, altrimenti quello in R0.

50 rev 150 Una semplice ALU in grado di effettuare somme e sottrazioni e moltiplicazioni

51 rev 151 ALU somme sottrazioni e moltiplicazioni Come lAdder anche il Multiplier genera dei flag complessi OV: viene assegnato a 0 quando i bit in R1 e il bit più significativo in R0 sono tutti uguali tra di loro, 1 altrimenti. CA: viene assegnato secondo lo stesso criterio usato per OV. Per poter avere solo un bit in uscita sia per il flag OV che per CA, sono state introdotte due porte OR in grado di riunire i segnali uscenti dai moduli Adder e Multiplier in uno solo.

52 rev 152 ALU somme sottrazioni e moltiplicazioni Tenendo presente che : le porte OR hanno output 1 nel caso in cui almeno uno degli ingressi valga 1 grazie ai de-multiplexer collegati con gli operandi i moduli Adder e Multiplier non possono essere attivi contemporaneamente i flag OV e CA in uscita dalla ALU hanno sempre il valore generato dal modulo attivato. Analogamente ai flag complessi, anche il registro R0 riceve in ingresso lOR di tutte le uscite dei moduli.

53 rev 153 ALU somme sottrazioni e moltiplicazioni Come visto prima, grazie ai de-multiplexer, può essere attivo solo un modulo alla volta e il segnale in uscita dal modulo attivato, in OR con tutte le uscite a 0 degli altri moduli, coincide proprio con il risultato delloperazione richiesta. Conseguenza di ciò è che non si ha la necessità di avere dei segnali di abilitazione per ogni modulo.

54 rev 154 Una semplice ALU in grado di effettuare somme e sottrazioni e moltiplicazioni

55 rev 155 La ALU di vCPU Completiamo ora la descrizione della struttura della ALU di vCPU, con la presentazione degli altri moduli necessari per implementare il resto delle operazioni Divisione Operazioni booleane

56 rev 156 La ALU di vCPU

57 rev 157 La ALU di vCPU Elenco completo dei moduli presenti : Adder effettua la somma di due interi relativi. R0 = Operando1 + Operando2 Complementor restituisce lopposto di un intero relativo. R0 = Operando1

58 rev 158 La ALU di vCPU Multiplier effettua il prodotto di due interi relativi. R1,R0 = Operando1 Operando2 Divider effettua la divisione tra due interi relativi. R0 = Operando1/Operando2 Moduler effettua il modulo della divisione tra due interi relativi. R0 = Operando1 mod Operando2 ANDer effettua lAND logico bit a bit tra due interi relativi. R0 = Operando1 AND Operando2

59 rev 159 La ALU di vCPU ORer effettua lOR logico bit a bit tra due interi relativi. R0 = Operando1 OR Operando2 XORer effettua lOR esclusivo bit a bit tra due interi relativi. R0 = Operando1 XOR Operando2 NOTer effettua il NOT logico bit a bit di un intero relativo. R0 = ~ Operando1

60 rev 160 La ALU di vCPU

61 rev 161 La ALU di vCPU La struttura del Multiplier e del Divider, e dei relativi componenti interni, non verrà esaminata in maggior dettaglio. Per ulteriori informazioni relative a tale struttura si rimanda alla tesi del Dott. Mauro Codella.


Scaricare ppt "Virtual CPU - Eniac Dr.ssa Veronica Marchetti Università degli Studi di Roma Tor Vergata."

Presentazioni simili


Annunci Google