La presentazione è in caricamento. Aspetta per favore

La presentazione è in caricamento. Aspetta per favore

AUTRONICA16.1 Autronica LEZIONE N° 16 MemorieMemorie –Definizioni –Memoria RAM –Organizzazione –Temporizzazione –Cella base –Tipi di indirizzamento Reti.

Presentazioni simili


Presentazione sul tema: "AUTRONICA16.1 Autronica LEZIONE N° 16 MemorieMemorie –Definizioni –Memoria RAM –Organizzazione –Temporizzazione –Cella base –Tipi di indirizzamento Reti."— Transcript della presentazione:

1 AUTRONICA16.1 Autronica LEZIONE N° 16 MemorieMemorie –Definizioni –Memoria RAM –Organizzazione –Temporizzazione –Cella base –Tipi di indirizzamento Reti sequenziali sincronizzate complesseReti sequenziali sincronizzate complesse –Macchina di Mealy ritardata –Registro di stato –Registro operativo –Parte operativa –Parte di controllo ALUALU Registri interniRegistri interni Architetture della parte di controlloArchitetture della parte di controllo Architetture di un processoreArchitetture di un processore

2 AUTRONICA16.2 Richiami Reti sequenziali, concetto di memoria, anelli di reazioneReti sequenziali, concetto di memoria, anelli di reazione Esempio, Flip-Flop R-SEsempio, Flip-Flop R-S Tecniche di descrizioneTecniche di descrizione –Grafo orientato –Diagramma di flusso Altri Flip –FlopAltri Flip –Flop Flip – Flop D trasparenteFlip – Flop D trasparente Flip – Flop D edge-triggeredFlip – Flop D edge-triggered

3 AUTRONICA16.3 Definizioni MEMORIE Memoria = elemento in grado di conservare uninformazioneMemoria = elemento in grado di conservare uninformazione Memorie Volatili = in grado di conservare linformazione solo se alimentateMemorie Volatili = in grado di conservare linformazione solo se alimentate Memorie Non Volatili = non perdono linformazione anche se non alimentateMemorie Non Volatili = non perdono linformazione anche se non alimentate

4 AUTRONICA16.4 Definizioni MEMORIE NON VOLATILI ROM = Read Only MemoryROM = Read Only Memory Programmata in fabbricaProgrammata in fabbrica PROM = Programmable Read Only MemoryPROM = Programmable Read Only Memory Programmabile una sola volta dallutente [OTP]Programmabile una sola volta dallutente [OTP] EPROM =Erasable Programmable ROMEPROM =Erasable Programmable ROM Prog. elettricamente, Cancellazione UVProg. elettricamente, Cancellazione UV E 2 PROM = Electrical Erasable PROME 2 PROM = Electrical Erasable PROM Programmazione e cancellazione elettricaProgrammazione e cancellazione elettrica

5 AUTRONICA16.5 Definizioni MEMORIE VOLATILI RAM = Random Access MemoryRAM = Random Access Memory Memoria nella quale e possibileMemoria nella quale e possibile –ScrivereWRITE (W) –LeggereREAD(R) RAM Statica = se alimentata, conserva linformazione per un tempo infinitoRAM Statica = se alimentata, conserva linformazione per un tempo infinito RAM Dinamica = anche se alimenta, dopo un certo tempo perde linformazioneRAM Dinamica = anche se alimenta, dopo un certo tempo perde linformazione

6 AUTRONICA16.6 Organizzazione di una RAM Memoria RAM di H parole di N bitMemoria RAM di H parole di N bit –H è una potenza del 2 –N solitamente può valere 1, 4, 8 OsservazioneOsservazione 2 10 = 1,0241K(Kilo)2 10 = 1,0241K(Kilo) 2 20 = 1,048,5761M(Mega)2 20 = 1,048,5761M(Mega) 2 30 = 1,073,741,8241G(Giga)2 30 = 1,073,741,8241G(Giga)

7 AUTRONICA16.7 Descrizione ai terminali Memoria RAM 64K x 4Memoria RAM 64K x 4 64K x 4 A0 A15 D0 D3 CSR/W

8 AUTRONICA16.8 Legenda A0 : A15= indirizzi(ADDRESS)A0 : A15= indirizzi(ADDRESS) D0 : D3= dati(DATE)D0 : D3= dati(DATE) CS= Attivatore (Chip Select)CS= Attivatore (Chip Select) [attivo basso] [attivo basso] R/W= scrittura / lettura (Read/Write)R/W= scrittura / lettura (Read/Write) [1 = legge, 0 = scrive] [1 = legge, 0 = scrive]

9 AUTRONICA16.9 Temporizzazzione Ciclo di letturaCiclo di lettura Ciclo di scritturaCiclo di scrittura A0:A15 CS R/W D0:D3 A0:A15 CS R/W D0:D3

10 AUTRONICA16.10 Cella di Memoria RAM STATICA RS Q WriteDin Word select Dout

11 AUTRONICA16.11 Parola (Word) Write W s RS Q Din-3 Dout-3 RS Q Din-2 Dout-2 RS Q Din-1 Dout-1 RS Q Din-0 Dout-0

12 AUTRONICA16.12 Organizzazione Ws-0 RS Q RS Q RS Q RS Q Write RS Q Din-3Dout-3 RS Q Din-2Dout-2 RS Q Din-1Dout-1 RS Q Din-0Dout-0 Ws-1

13 AUTRONICA16.13 Tecniche di accesso La singola word haLa singola word ha N ingressi = Data InN ingressi = Data In N uscite =Data OutN uscite =Data Out 1 selettore di parola1 selettore di parola Allesterno sono necessariAllesterno sono necessari N Data I/O (bidirezionale)N Data I/O (bidirezionale) Chip Select (CS)Chip Select (CS) Selezione Read/ Write (R/W)Selezione Read/ Write (R/W) K indirizziK indirizzi

14 AUTRONICA16.14 Osservazione Gli indirizzi sono codificati in binarioGli indirizzi sono codificati in binario È necessario un decodificatire K – 2 KÈ necessario un decodificatire K – 2 K DECDEC K K2K

15 AUTRONICA16.15 Schema completo MMMM MMMM MMMM DECDEC A 0 :A 16 1 D3D2D1D0 W R

16 AUTRONICA16.16 Osservazioni Architettura non quadrataArchitettura non quadrata Complessità del Decoder N = 2 NComplessità del Decoder N = 2 N occorrono 2 N AND a N ingressioccorrono 2 N AND a N ingressi –Esempio: Memoria da 1Mbit (2 20 ) –Complessità del Decoder 21 milioni di Transistori !! Si ricorre a memorie a singolo bit e a struttura a matriceSi ricorre a memorie a singolo bit e a struttura a matrice

17 AUTRONICA16.17 RAMRAM Organizzazione a Matrice Celle di memoria organizzate a quadratoCelle di memoria organizzate a quadrato XX YY 1 2 N/2 N/2 1 N/2

18 AUTRONICA16.18 Osservazioni Sono presenti due decodificatoriSono presenti due decodificatori –Decodificatore di riga –decodificatore di colonna A ciascun decodificatore arriva N/2 indirizziA ciascun decodificatore arriva N/2 indirizzi Complessità totale dei DecoderComplessità totale dei Decoder 2 decodificatori N/2 – 2 N/2 2 decodificatori N/2 – 2 N/2 occorrono 2x2 N/2 AND a N/2 ingressi occorrono 2x2 N/2 AND a N/2 ingressi [per memoria da 1 Mbit (2 20 ) occorrono 2 x 2 10 x 11 =22528 transistori ] 2 x 2 10 x 11 =22528 transistori ]

19 AUTRONICA16.19 Reti Sequenziali Complesse Vantaggi delle soluzioni euristiche EsempioEsempio –Moltiplicatore di interi positivi 16 x 16 –Rete combinatoria con 32 ingressi e 32 uscite Tutte le possibili combinazioni degli ingressi sono necessarieTutte le possibili combinazioni degli ingressi sono necessarie –Risultato della sintesi automatica una memoria ROM con 32 bit di indirizzo e parole di 32 bituna memoria ROM con 32 bit di indirizzo e parole di 32 bit Complessità globaleComplessità globale 4 G parole da da 32 bit ( 16 G BYTE !!!!!)4 G parole da da 32 bit ( 16 G BYTE !!!!!)

20 AUTRONICA16.20 Macchina di MEALY Le variabili duscita, in un determinato istante, sono funzione del valore degli ingressi e delle variabili di statoLe variabili duscita, in un determinato istante, sono funzione del valore degli ingressi e delle variabili di stato R R X1X1 XnXn z1z1 zmzm s1s1 sksk s1s1 sksk a1a1 La rete R è una rete combinatoria anan a n+1 a n+k z1z1 zmzm z m+1 z m+k

21 AUTRONICA16.21 Macchina di Mealy sincronizzata Le uscite sono funzioni delle variabili di stato e degli ingressiLe uscite sono funzioni delle variabili di stato e degli ingressi R R X1X1 XnXn z1z1 s p1 s Pk s n1 s nk a1a1 anan a n+1 a n+k z1z1 zmzm z m+1 z m+k zmzm Ck

22 AUTRONICA16.22 Macchina di MOORE Le variabili duscita, in un determinato istante, sono funzione del sole variabili di statoLe variabili duscita, in un determinato istante, sono funzione del sole variabili di stato R CN 1 X1X1 XnXn z1z1 zWzW s1s1 sksk sksk s1s1 a1a1 anan a n+1 a n+k z1z1 zmzm z m+1 zkzk CN 2 Ck

23 AUTRONICA16.23 Macchina di Mealy Ritardata Le uscite sono funzioni delle variabili di stato e degli ingressi, ma risultano sincronizzateLe uscite sono funzioni delle variabili di stato e degli ingressi, ma risultano sincronizzate R R X1X1 XnXn z1z1 s p1 s Pk s n1 s nk a1a1 anan a n+1 a n+k z1z1 zmzm z m+1 z m+k zmzm Ck

24 AUTRONICA16.24 Interpretazione diversa Il registro può essere visto come più registri che svolgono funzioni diverseIl registro può essere visto come più registri che svolgono funzioni diverse RCRC IN OUT SR DR n DR 0 Ck X

25 AUTRONICA16.25 Osservazioni 1 Registro SR(Status Register)Registro SR(Status Register) –Contiene le variabili di stato Registro DR 0 (Data Register)Registro DR 0 (Data Register) –Contiene parte delle variabili duscita (Dati) …..….. Registro RD n (Data Register)Registro RD n (Data Register) –Contiene parte delle variabili duscita (Dati) NOTENOTE La suddivisione in vari registri dati è funzionale al progettoLa suddivisione in vari registri dati è funzionale al progetto Non tutti gli RD servono per le variabili duscitaNon tutti gli RD servono per le variabili duscita

26 AUTRONICA16.26 Osservazione 2 La suddivisione dei registri è funzionale al fatto di ridurre considerevolmente gli stati interni della macchina (solo SR da luogo a variabili di stato)La suddivisione dei registri è funzionale al fatto di ridurre considerevolmente gli stati interni della macchina (solo SR da luogo a variabili di stato) Anche la rete combinatoria può essere interpretata come più reti combinatorieAnche la rete combinatoria può essere interpretata come più reti combinatorie

27 AUTRONICA16.27 Scomposizione della RC Parte Operativa IN OUT SR DR n DR 0 Ck X Parte di Controllo CB

28 AUTRONICA16.28 Osservazioni La parte operativa esegue determinate operazioni sulle variabili dingresso, in funzione delle variabili duscita e delle informazioni fornite dalla parte di controllo (B) microistruzioniLa parte operativa esegue determinate operazioni sulle variabili dingresso, in funzione delle variabili duscita e delle informazioni fornite dalla parte di controllo (B) microistruzioni Genera le variabili di condizionamento (C) e le nuove uscitaGenera le variabili di condizionamento (C) e le nuove uscita La parte di controllo determina i vari passi da eseguire, in funzione delle variabili di stato e delle variabili di controlloLa parte di controllo determina i vari passi da eseguire, in funzione delle variabili di stato e delle variabili di controllo

29 AUTRONICA16.29 Ulteriore suddivisione La parte operativa può essere ulteriormente suddivisa in due partiLa parte operativa può essere ulteriormente suddivisa in due parti RC Operativa IN Ck RC Condizionamento Parte Operativa BC

30 AUTRONICA16.30 Osservazioni La suddivisione vista è dettata da:La suddivisione vista è dettata da: –Le reti sequenziali complesse sono difficili ad essere gestite –Le funzioni della parte operativa solitamente sono. OPERAZIONI ARITMETICHEOPERAZIONI ARITMETICHE OPERAZIONI LOGICHEOPERAZIONI LOGICHE SHIFTSHIFT MULTIPLEXMULTIPLEX –Una soluzione guidata è solitamente più veloce e più efficiente –(i criteri dottimizzazione sono scelti dal progettista)

31 AUTRONICA16.31 Requisiti della Parte OperativaRichiami Funzioni che deve eseguire fra 2 parole di k bitFunzioni che deve eseguire fra 2 parole di k bit –Somma –Differenza –Negazione –And –Or –Shift –…… Possibilità di essere PROGRAMMATAPossibilità di essere PROGRAMMATA Eventuale memorizzazione del risultatoEventuale memorizzazione del risultato

32 AUTRONICA16.32 Parte Operativa Reg. B A L U Reg. A Reg. U MUX AMUX BMUX A Shift AShift B R0 R1 R31

33 AUTRONICA16.33 Architettura di Rete sequenziale complessa RC Op RC Con RC 2 RC 1 DR Z X SR Parte di Controllo Parte Operativa B C

34 AUTRONICA16.34 Osservazioni La parte operativa ha una soluzione generaleLa parte operativa ha una soluzione generale –Rete combinatoria operativa (ALU) –Rete combinatoria di condizionamento (Carry etc.) Soluzione non ottimizzata per la particolare esigenzaSoluzione non ottimizzata per la particolare esigenza La parte di controllo è ottimizzataLa parte di controllo è ottimizzata Si può trovare soluzioni più generali non ottimizzateSi può trovare soluzioni più generali non ottimizzate Una rete combinatoria si può sempre realizzare con una ROMUna rete combinatoria si può sempre realizzare con una ROM

35 AUTRONICA16.35 Parte di controllo Microaddress-basedMicroaddress-based ROMROM S R B C microindirizzo microcodice eff microindirizzo T microindirizzo F

36 AUTRONICA16.36 Parte di controllo Microinstruction-basedMicroinstruction-based ROMROM S R B C microindirizzo microcodice eff microindirizzo T microindirizzo F

37 AUTRONICA16.37 Osservazioni Microaddress-basedMicroaddress-based –il registro di stato è piccolo –la ROM è in serie alla parte operativa Microinstruction-basedMicroinstruction-based –il registro di stato è grande –fra ROM e parte operativa cè il registro di stato Consente la presenza di un solo blocco di decisione fra due stati contiguiConsente la presenza di un solo blocco di decisione fra due stati contigui

38 AUTRONICA16.38 Architettura Tot. ROMROM S R B C Reg. B A L U Reg. A Reg. U MUX AMUX BMUX A Shift AShift B R0 R1 R31 Parte di controllo Parte operativa

39 AUTRONICA16.39 Osservazioni Larchitettura della parte di controllo Microinstruction-based evita di avere due reti combinatorie in cascataLarchitettura della parte di controllo Microinstruction-based evita di avere due reti combinatorie in cascata La parte operativa è general purposeLa parte operativa è general purpose La parte di controllo ha una architettura generale, ma è progettata per la particolare applicazioneLa parte di controllo ha una architettura generale, ma è progettata per la particolare applicazione Lelemento che personalizza lapplicazione è la ROMLelemento che personalizza lapplicazione è la ROM

40 AUTRONICA16.40 Architettura modificata S R B C Reg. B A L U Reg. A Reg. U MUX AMUX BMUX A Shift AShift B R0 R1 R31 Parte di controllo Parte operativa ROMROM

41 AUTRONICA16.41 Osservazioni 1 –La nuova architettura consente di personalizzare il sistema per varie applicazioni InconvenientiInconvenienti –La memoria di personalizzazione, la ROM, presenta una lunghezza di parola eccessiva Microcodice (> di 100 bit)Microcodice (> di 100 bit) Microindirizzi T (> di 10 bit)Microindirizzi T (> di 10 bit) Microindirizzi F(> di 10 bit)Microindirizzi F(> di 10 bit) Condizionamento eff (8 bit)Condizionamento eff (8 bit)

42 AUTRONICA16.42 Osservazione 2 Tecniche di realizzazione di una rete logicaTecniche di realizzazione di una rete logica –Logica cablata Viene progettata una particolare architettura (ottimizzata) per la risoluzione dello specifico problemaViene progettata una particolare architettura (ottimizzata) per la risoluzione dello specifico problema Si usano blocchi base standard, le interconnessioni (cablaggio) realizzano la particolare architetturaSi usano blocchi base standard, le interconnessioni (cablaggio) realizzano la particolare architettura –Logica a controllo di programma Viene progettata una architettura che è in grado di svolgere varie funzioniViene progettata una architettura che è in grado di svolgere varie funzioni La personalizzazione è ottenuta mediante la particolare sequenza di operazioni svolte dalla macchinaLa personalizzazione è ottenuta mediante la particolare sequenza di operazioni svolte dalla macchina ProgrammaProgramma

43 AUTRONICA16.43 Osservazione 3 Si mappano nella ROM di microprogramma tutte le funzioni possibili della parte operativaSi mappano nella ROM di microprogramma tutte le funzioni possibili della parte operativa Si codificano in modo compatto le varie funzioni in una ROM di mappaturaSi codificano in modo compatto le varie funzioni in una ROM di mappatura Il programma di personalizzazione dellapplicazione, scritto in un linguaggi opportuno (ASSEMBLER), risiede in una memoria esternaIl programma di personalizzazione dellapplicazione, scritto in un linguaggi opportuno (ASSEMBLER), risiede in una memoria esterna Sono necessari alcuni altri registri e una opportuna rete di controllo (SEQUENZIALIZZATORE)Sono necessari alcuni altri registri e una opportuna rete di controllo (SEQUENZIALIZZATORE)

44 AUTRONICA16.44 Architettura a controllo di programma MicroCodRegMicroCodReg I A R0 R1 R31 Parte di controllo Parte operativa A L U REG. A MUX B REG. U MUX A SHIFT MicroCodROMMicroCodROM CRegCReg ProgCounProgCoun InstRegInstReg MapROMMapROM Sequenzer (control logic) D In D Out PROGRAMROMPROGRAMROM

45 AUTRONICA16.45 Osservazioni SequenzializzatoreSequenzializzatore –Gestisce sia il microprogramma, sia il programma Program CounterProgram Counter –Contiene lindirizzo successivo della locazione di memoria di programma Status RegisterStatus Register –Contiene informazioni sulle funzioni eseguite dalla parte operativa InconvenienteInconveniente –Elevato numero di terminali (PED)

46 AUTRONICA16.46 Architettura a controllo di programma MicroCodRegMicroCodReg I A R0 R1 R31 Parte di controllo Parte operativa A L U REG. A MUX B REG. U MUX A SHIFT MicroCodROMMicroCodROM CRegCReg ProgCounProgCoun InstRegInstReg MapROMMapROM Sequenzer (control logic) D In D Out PROGRAMROMPROGRAMROM

47 AUTRONICA16.47 Osservazioni SequenzializzatoreSequenzializzatore –Gestisce sia il microprogramma, sia il programma Program CounterProgram Counter –Contiene lindirizzo successivo della locazione di memoria di programma Status RegisterStatus Register –Contiene informazioni sulle funzioni eseguite dalla parte operativa InconvenienteInconveniente –Elevato numero di terminali (PED)

48 AUTRONICA16.48 BUS Utilizzando porte TRE STATE bidirezionali si può utilizzare lo stesso Filo per collegare, in istanti diversi, vari componentiUtilizzando porte TRE STATE bidirezionali si può utilizzare lo stesso Filo per collegare, in istanti diversi, vari componenti BUSPercorso informatico condiviso fra più unitàBUSPercorso informatico condiviso fra più unità

49 AUTRONICA16.49 Architettura von Neumann Unità di Controllo Unità UnitàAritmeticaUnitàAritmeticaMemoriaMemoria Istruzioni BUS Dati IndirizziIstruzioni Stato

50 AUTRONICA16.50 Descrizione Unita Aritmetica:Unita Aritmetica: ALUALU –Blocco che esegue le operazioni richieste Unita di Controllo:Unita di Controllo: MSF (+ eventuali registri)MSF (+ eventuali registri) MemoriaMemoria Unica per Dati e Programma (RAM)Unica per Dati e Programma (RAM)

51 AUTRONICA16.51 Osservazioni Macchina di ridotta complessitàMacchina di ridotta complessità ======================================== = Criterio di valutazione di una architetturaCriterio di valutazione di una architettura Individuazione dei blocchi congestionatiIndividuazione dei blocchi congestionati ======================================== = LimitiLimiti –Unica memoria –Unico BUS (Collo di Bottiglia)

52 AUTRONICA16.52 Architettura Harvard Unità di Controllo Unità UnitàAritmeticaUnitàAritmeticaMemoriaDatiMemoriaDati Istruzion i Dati MemoriaIstruzioniMemoriaIstruzioni Indirizzi Istruzioni Indirizzi Stato

53 AUTRONICA16.53 Descrizione Memoria DatiMemoria Dati »Accesso diretto alla ALU »Realizzazione: RAM Memoria IstruzioniMemoria Istruzioni »Il contenuto rimane invariato »Realizzazione con memoria non volatile: ROM

54 AUTRONICA16.54 Osservazioni Non presenta particolari Colli di bottigliaNon presenta particolari Colli di bottiglia Può essere migliorata per aumentarne la conccorrenzialitàPuò essere migliorata per aumentarne la conccorrenzialità Architettura alla quale si ispirano gli attuali microprocessori e DSPArchitettura alla quale si ispirano gli attuali microprocessori e DSP

55 AUTRONICA16.55 Architettura di un Microprocessore Data Bus ROM di Mappatura ROM Memoria ROM Microprogramma Microprogramma SequenzializzatoreMicroprogrammaSequenzializzatoreMicroprogramma MUX 1 MUX 2 DEMUXDEMUX A L U Address Control

56 AUTRONICA16.56 Descrizione (1) ROM di MappaturaROM di Mappatura –Converte il codice macchina in codice interno SequenzializzatoreSequenzializzatore –Rete di controllo effettiva Memoria di MicroprogrammaMemoria di Microprogramma –Converte il codice interno nei codici di controllo dei vari blocchi

57 AUTRONICA16.57 Descrizione (2) ALUALU –Unità Logica Aritmetica MUX 1 e MUX 2MUX 1 e MUX 2 –Multiplex di scelta su gli ingressi della ALU DEMUXDEMUX –Gestisce lindirizzamento del risultato

58 AUTRONICA16.58 Osservazioni Funzionamento totalmente in sequenzaFunzionamento totalmente in sequenza Interpretazione EsecuzioneInterpretazione Esecuzione Assenza di registri interniAssenza di registri interni Contatore di programma, Registro di statoContatore di programma, Registro di stato AccumulatoriAccumulatori Generazione degli indirizzi mediante ALUGenerazione degli indirizzi mediante ALU Collo di bottigliaDATA BUSCollo di bottigliaDATA BUS

59 AUTRONICA16.59 PIPE-LINE Alcune operazioni possono essere fatte in paralleloAlcune operazioni possono essere fatte in parallelo –Necessità di disporre di REGISTRI intermedi Mentre la ALU esegue le operazioni richieste, il Sistema di controllo può decodificare listruzione successivaMentre la ALU esegue le operazioni richieste, il Sistema di controllo può decodificare listruzione successiva Aggiungere una ALU per il calcolo degli indirizziAggiungere una ALU per il calcolo degli indirizzi

60 AUTRONICA16.60 Architettura di un Microprocessore (2) Data Bus ROM 1 SequenzializzatoreSequenzializzatore MUX + Register DEMUX +Reg. A L U Address Control Istruc. Reg. Microprog. ROM Mcropog. Reg. MUX + Register DEMUX +Reg. A L U REGREG

61 AUTRONICA16.61 Osservazioni Possibilità di sovrapposizione fra fase di interpretazione ed esecuzione dellistruzionePossibilità di sovrapposizione fra fase di interpretazione ed esecuzione dellistruzione Possibilità di memorizzazione di risultati intermediPossibilità di memorizzazione di risultati intermedi Salvataggio dei registri di controlloSalvataggio dei registri di controllo –Possibili ulteriori modifiche in funzione delle esigenze

62 AUTRONICA16.62 Architettura di un calcolatore DATA BUS ADDRESS BUS CONTROL BUS I / O DATA(RAM)PROG(ROM)CPU

63 AUTRONICA16.63 Tipi di architetture in funzione delle istruzioni RISC =>Reduced Instructions Set ComputerRISC =>Reduced Instructions Set Computer –ridotto numero di istruzioni –si effettuano in un numero ridotto di cicli CISC =>Complex Instructions Set ComputerCISC =>Complex Instructions Set Computer –Istruzioni di elevata capacità –si effettuano in un numero grande di cicli

64 AUTRONICA16.64 Conclusioni Parte di controllo programmabileParte di controllo programmabile –Mapping ROM –Instruction Register –Sequenzializzatore di microprogramma –Sequenzializzatore di programma BusBus Architettura Von NeumanArchitettura Von Neuman Architettura HarvardArchitettura Harvard Architettura di un CALCOLATOREArchitettura di un CALCOLATORE


Scaricare ppt "AUTRONICA16.1 Autronica LEZIONE N° 16 MemorieMemorie –Definizioni –Memoria RAM –Organizzazione –Temporizzazione –Cella base –Tipi di indirizzamento Reti."

Presentazioni simili


Annunci Google